DFT：IST和ROM BIST能不能同时跑？特别是在mission mode下

芯片跑业务的时候ROM还能做自检吗做芯片DFT的兄弟应该都遇到过这个问题IST和ROM BIST能不能同时跑特别是在mission mode下功能逻辑正在吭哧吭哧跑业务测试逻辑突然插进来要读一遍ROM这会不会打起来先说说IST是什么。它不是产线上ATE那种一次性测试而是芯片装到板子上、甚至装到车里之后在生命周期里周期性执行的自我体检。汽车电子里最典型ISO 26262功能安全要求芯片不能带病上岗所以得在运行过程中抽空给自己做CT。Tessent的MissionMode方案就是干这个的通过DMA或者空闲窗口把测试pattern灌进去跑完LBIST或者MBIST报告有没有坏。那ROM BIST呢ROM不像RAM可以写个March算法进去再读出来验证ROM是只读的BIST只能把全地址扫一遍读出来的数据和预期的golden signature做比对。这意味着BIST控制器要独占ROM的读端口从头到尾把每个地址都读一次。问题就出在这个独占上。Mission mode下CPU或者其他功能模块可能正在从ROM取指令、查表。ROM通常只有一个读端口功能逻辑和BIST逻辑同时伸手要数据总线仲裁也解决不了——这俩都不是AXI那种可以插队的访问BIST要求的是连续、无中断的地址遍历中间被功能逻辑打断一次MISR就全乱了。所以答案是mission mode下一般不支持对ROM本身跑完整的BIST。不是不想做是硬件上真做不到。工程上怎么解决两个字错开。冷启动的时候做POST这时候功能逻辑还没起来ROM BIST可以安心跑完。IST则是在mission mode的空闲窗口触发比如CPU进入低功耗待机、总线没活儿干的时候通过isolation设置把功能路径切断让测试逻辑独占资源。Tessent的架构里专门有MissionMode Controller和IJTAG Host来做这个调度测试逻辑平时是沉睡的功耗几乎为零只在需要时唤醒。也有例外。某些安全关键芯片实现了cyclic ROM BIST在后台以极低优先级做CRC校验但那是轻量级的抽查不是完整的地址遍历硬件上还要加仲裁和缓存面积和复杂度都不小。对于一般SoC没人这么干。总结一句话ROM BIST和IST在mission mode下是有你没我的关系必须靠POST和空闲窗口错开执行。做DFT方案的时候别把ROM BIST排进IST的测试列表里否则仿真里可能勉强过silicon上肯定要翻车。