全志T113 使用 USB 烧录卡在0%问题

全志T113 使用 USB 烧录卡在0%问题一、 问题现象 (Issue Description)硬件表现同一个固件在 A 板卡可以正常烧录但在 B 板卡烧录失败。软件日志B 板卡的 U-Boot 前期引导正常SPI NAND 正常识别并成功进入全志 FELUSB烧录模式。日志卡死在set address 0x8 ok阶段。故障定性PC 端已成功分配 USB 低速枚举地址但在准备切入高速传输并下发大吞吐量固件数据时USB 通信瞬间断联死锁。二、 测量与排查过程 (Troubleshooting Process)初步测量异常使用万用表测量 T113 芯片的AVCC引脚内部 LDO 输出的 1.8V 模拟供电发现电压异常显示为 2.0V。示波器误判排查初始使用示波器测量发现 250mV 纹波后核实为示波器通道与物理探头衰减倍率X1/X10未对齐。锁定真实波形修正探头倍率为 X1 后测得AVCC引脚存在高达772mV的剧烈纹波最高 2.4V最低 1.6V。三、 根本原因分析 (Root Cause Analysis)LDO 严重自激振荡AVCC是内部 1.8V 模拟电压输出引脚需要外部挂载推荐值为 2.2uF 的退耦/旁路电容来维持控制环路的相位裕度。B 板卡实际使用了 0.1uF 的电容导致容值过小、极点偏移引发内部 LDO 严重的自激振荡。万用表读数偏差示波器抓取的振荡波峰为 2.4V波谷为 1.6V。高频振荡波形的平均值正好是 2.0V导致万用表直流档测出了“完美”的 2.0V 错误假象。USB PHY 挂死逻辑剧烈振荡的供电直接导致 USB 2.0 PHY 内部的 PLL锁相环时钟抖动过大。低速枚举时勉强通过一旦启动高速数据传输内部状态机直接因时钟错乱和电压越界而锁死卡停。四、 最终解决方案 (Solution)硬件整改将AVCC引脚外挂的 0.1uF 电容拆除替换为原厂推荐的2.2uF MLCC 陶瓷电容。结果验证更换电容后LDO 输出恢复为平滑的 1.8V 直流电USB 高速通信恢复正常B 板卡成功完成固件烧录。五、 延伸硬件设计规范 (Hardware Design Guidelines)模拟电源外围针对此类内部输出的模拟参考电压或供电如 AVCC、VRA1/VRA2必须严格遵照 Datasheet 推荐的电容容值如 VRA 可视音质需求选 470nF 或 10uF不可随意减小容值。地线平面设计严禁使用 0R 电阻人为割裂模拟地AGND与数字地DGND。应保持一整块完整纯净的参考地平面通过元器件的分区布局来隔离干扰防止引入高频寄生电感加剧自激振荡。