DDR2 / DDR3 / DDR4 颗粒信号差异对照表

DDR2 与 DDR3 颗粒引脚信号一一对应对照表信号组别DDR2 信号名DDR3 对应信号名功能一致差异说明差分时钟CK、CK#CK、CK#✅ 完全一致功能、时序定义相同仅电平不同时钟使能CKECKE✅ 完全一致高低电平逻辑、工作模式控制相同硬件复位无RESET#❌ DDR2 无DDR3 新增低有效异步硬件复位片选CS#CS#✅ 完全一致低有效片选逻辑不变行选通RAS#RAS#✅ 完全一致命令组合规则通用列选通CAS#CAS#✅ 完全一致命令组合规则通用写使能WE#WE#✅ 完全一致读写、预充、刷新命令编码相同Bank 地址BA0、BA1、BA2BA0、BA1、BA2✅ 完全一致最大 8Bank 寻址不变复用地址A0~A15A0~A15✅ 引脚对齐行列地址复用逻辑基本一致DDR3 配置位更多电源核心VDDVDD⚠️电压不同DDR21.8VDDR31.5VIO 电源VDDQVDDQ⚠️电压不同同上述电压标准数字地VSSVSS✅ 通用地定义无区别IO 地VSSQVSSQ✅ 通用地定义无区别参考电压VREFVREF⚠️电压不同DDR20.9VDDR30.75V片内端接ODTODT⚠️功能升级DDR2静态开关DDR3动态多档、读写独立 ODT阻抗校准无ZQ❌ DDR2 无DDR3 独有外接精密电阻做片内阻抗自动校准双向数据DQ0~DQnDQ0~DQn✅ 引脚对齐位宽定义一致电气驱动能力不同数据选通DQS单端DQS、DQS#差分❌ 硬件差异DDR2 仅单端 DQSDDR3 全差分成对数据掩码DM/LDM/UDMDM/LDM/UDM✅ 逻辑一致写屏蔽功能相同DDR3 时序更严苛DDR2 与 DDR3、DDR4 颗粒引脚信号一一对应对照表对比项目DDR2DDR3DDR4核心电压1.8V1.5VDDR3L 1.35V1.2V参考电压 VREF外置 0.9V外置 0.75V取消外置 VREF内置参考硬件复位 RESET#无有低有效有阻抗校准 ZQ无有有校准更精细时钟信号CK/CK# 差分CK/CK# 差分CK/CK# 差分时钟使能 CKE单路 CKE单路 CKE多路分组 CKE基础控制脚CS#、RAS#、CAS#、WE#同左保留基础脚新增ACT#专用激活脚Bank 地址BA0~BA2BA0~BA2扩展 Bank 组地址复用精简引脚数据选通 DQS单端 DQS差分 DQS/DQS#差分 DQS/DQS#时序更严苛数据掩码 DM有有保留功能不变新增专属信号无无DBI数据反向、PARITY奇偶校验ODT 片内端接仅通断开关多档位动态可调多组独立分区 ODT预取位数4bit8bit8bit最高等效速率800MT/s1600MT/s3200MT/s 及以上PCB 布线拓扑Stub 树形基础 Fly-by标准严格 Fly-by功耗等级偏高中等最低引脚兼容性三代互不兼容无法直接互换替换精简要点通用信号CK/CK#、CKE、CS#、RAS#、CAS#、WE#、DQ、DM 三代全部保留升级规律电压逐代降低 → 外设参考电压取消 → DQS 从单端变差分 → 新增复位、ZQ、ACT、DBI 等功能脚应用区别DDR2 低速工业老平台DDR3 通用主流DDR4 高速大容量高端平台