双模CMOS LIF神经元设计：亚阈值积分与饱和区接口的能效平衡

1. 项目概述为什么我们需要双模神经元在神经形态计算和边缘AI硬件领域功耗和面积是悬在设计师头顶的两把利剑。传统的数字电路虽然设计规则清晰但每执行一次乘加运算能量消耗都相当可观。模拟计算尤其是基于生物启发的脉冲神经网络SNN提供了一条潜在的出路因为它能用更少的操作和更低的精度来实现类似的功能。然而把生物神经元用硅实现从来不是一件简单的事。其中泄漏积分发放LIF模型是SNN中最核心、最常用的神经元模型之一。它的电路实现长久以来面临一个经典的两难选择要极致能效还是要强大的接口能力追求极致能效的设计师会毫不犹豫地选择让所有晶体管都工作在亚阈值区。在这个区域晶体管的栅源电压低于阈值电压电流由载流子扩散主导呈现指数关系。其静态电流可以低至皮安甚至飞安级别每个脉冲的能量消耗可以做到几个飞焦耳fJ这对于电池供电的传感器节点来说是梦寐以求的。但是亚阈值电路的“阿喀琉斯之踵”在于其极小的电压摆幅和极弱的驱动能力。它的输出信号幅度可能只有几十到几百毫伏且输出阻抗很高。这意味着如果你想用这个神经元的输出去驱动一个数字缓冲器、点亮一个LED或者更常见的去写入一个电阻式存储器如忆阻器的交叉阵列你几乎肯定需要在后面级联一个甚至多个放大级或电平移位器。这些额外的电路不仅增加了面积和功耗更引入了延迟和设计复杂性最终可能把亚阈值省下来的那点能量又给“吃”了回去。另一方面工作在饱和区强反型区的电路则完全是另一番景象。它们可以提供从电源轨到地的全摆幅输出噪声容限高驱动能力强能轻松地与标准CMOS数字逻辑或其他模拟模块“对话”。但代价是功耗显著增加因为饱和区电流远大于亚阈值电流。一个纯饱和区设计的LIF神经元其能效往往比亚阈值设计差一两个数量级。那么有没有可能“鱼与熊掌兼得”这就是我们这次要深入探讨的双模CMOS LIF神经元设计的核心动机。它不是一个简单的折中而是一种精巧的架构融合让核心的、持续工作的积分功能在亚阈值区进行以榨取每一分能量效率同时让瞬态的、需要驱动外部负载的接口功能阈值比较、脉冲生成、复位在饱和区进行以保证强大的连接性。整个电路仅用5到6个晶体管在一个标准电源电压下工作无需任何外部放大级。这听起来像是一个“既要、又要”的完美方案但它是如何实现的背后又有哪些精妙的权衡和必须注意的“坑”这正是本文要拆解清楚的内容。2. 核心设计思路与架构拆解2.1 从数学模型到电路映射LIF的本质任何硬件设计都始于一个清晰的行为模型。对于LIF神经元其核心是一个带有泄漏路径的积分器。它的等效电路模型可以抽象为一个电容Cm膜电容并联一个电阻Rleak泄漏电阻并受到一个激励电流Iex的充电。膜电压Vm的动态由以下一阶微分方程描述Cm * dVm/dt Vm / Rleak Iex当Vm充电达到一个设定的阈值电压Vth时神经元“发放”一个脉冲随后Vm被迅速重置到一个基础电压Vreset通常为0V循环重新开始。这个模型的解是一个指数充电曲线其时间常数τ Rleak * Cm直接决定了神经元的积分速度进而影响其发放频率。在电路实现中我们需要用晶体管来扮演这些抽象元件积分电容Cm通常不单独放置一个大电容太占面积而是巧妙地利用晶体管节点固有的寄生电容如栅-漏电容Cgd、扩散区电容Cdb等作为膜电容。这是实现超紧凑面积的关键。泄漏电阻Rleak这就是亚阈值晶体管的用武之地。一个栅极电压被控制在低电平例如0V的MOS管当其源漏电压Vds较小时在亚阈值区会呈现一个极高的动态电阻范围在兆欧到吉欧量级完美地模拟了生物神经元膜电导的泄漏特性。激励电流Iex可以由一个偏置在亚阈值或饱和区的晶体管电流源提供用于控制神经元的输入刺激强度。阈值比较与脉冲生成这需要一个具有明确开关阈值的电路通常是一个CMOS反相器。当Vm超过反相器的翻转点Vth(lif)时输出发生跳变。复位机制需要在脉冲发放后快速将Vm拉回Vreset。这可以通过一个受脉冲反馈控制的开关晶体管来实现。2.2 双模架构的巧妙分工理解了基本映射后双模架构的精妙之处就显现出来了。它没有试图让一个晶体管同时做好所有事而是根据任务特性将其分配到最合适的工作区。1. 亚阈值区任务超低功耗的积分与泄漏这个任务交给了晶体管M1。在绝大部分时间积分期M1的栅极电压为低处于深度亚阈值状态。此时从积分节点M1的漏极看进去M1呈现一个巨大的电阻Rleak。微小的激励电流Iex纳安级缓慢地对寄生电容Cm充电Vm缓慢上升。这个过程功耗极低因为流经M1的泄漏电流和充电电流都非常小。这里的一个关键洞见是我们不是把亚阈值电流当作“bug”泄漏而是把它当作实现核心神经元泄漏动力学的“feature”。2. 饱和区任务鲁棒的接口与信号处理阈值检测和脉冲生成由反相器M2和M3完成。这个反相器被偏置在标准饱和区工作以确保其具有陡峭的电压传输特性VTC和明确的翻转阈值Vth(lif)。当Vm缓慢爬升并超过Vth(lif)时反相器输出会从一个电源轨快速翻转到另一个电源轨产生一个边沿陡峭的脉冲。这个脉冲随后驱动由M4和M5构成的第二个反相器增益级。该级同样工作在饱和区有两个重要作用提供全摆幅输出将内部较小的电压摆幅放大到完整的电源电压范围例如0V到1.8V使其能够直接驱动后续的数字逻辑或模拟负载。生成复位反馈其输出的跳变边沿通过一个简单的RC网络或直接耦合产生一个短暂的高电平脉冲反馈到M1的栅极。在这个短暂瞬间M1被强驱动进入线性区或饱和区导通电阻变得极小从而快速泄放掉Cm上积累的电荷将Vm复位。复位完成后反馈脉冲结束M1栅极恢复低电平重新进入亚阈值泄漏状态开始下一个积分周期。这种分工的核心优势在于高功耗的饱和区电路M2-M5只在Vm达到阈值的瞬间被短暂激活产生脉冲和复位其平均功耗很低而持续工作的积分路径M1始终处于超低功耗的亚阈值状态。同时输出级天然具备强大的驱动能力。这相当于用一个“常开”的超低功耗传感器亚阈值积分器去触发一个“按需启动”的高性能执行器饱和区接口在系统层面实现了能效和性能的平衡。注意这里的“双模”指的是电路内不同晶体管工作区的混合而非单个晶体管在不同时间切换模式。M1在积分期是亚阈值在短暂的复位期会被驱动至强反型区但这属于其功能的一部分并非设计追求的核心“双模”特性。核心的“双模”理念是架构层面的分工。2.3 晶体管级电路图与工作阶段详解让我们结合一个简化的原理图对应论文中的Figure 5来走一遍信号流积分阶段Iex对节点VmM1的漏极、M2的栅极充电。M1栅极为低处于亚阈值提供高阻泄漏路径。Vm缓慢上升。阈值检测与脉冲前沿当Vm超过反相器M2, M3的翻转点Vth(lif)反相器输出Vint从高电平跳变为低电平。增益与脉冲后沿/复位Vint的下降沿驱动M4-M5反相器使最终输出Vout从低跳变到高产生脉冲上升沿。同时Vout的高电平通过一个反馈路径例如一个电容产生一个正脉冲加到M1的栅极。复位阶段M1栅极的这个正脉冲使其瞬间进入强导通状态迅速将Vm节点放电至低电平接近GND。恢复与下一个周期反馈脉冲结束M1栅极恢复低电平重新进入亚阈值状态。Vm在Iex作用下开始新一轮充电。整个电路形成了一个自激振荡器其振荡频率f由Iex、Rleak和Cm共同决定。这里最巧妙的一点是复位信号来源于输出级自身无需外部时钟或控制信号实现了完全的自包含self-contained操作。3. 关键设计参数、折衷与实现细节3.1 核心参数如何设定发放频率发放频率f是LIF神经元最关键的动态特性。根据推导对应论文公式21, 31, 32其表达式为f 1 / [ Rleak * Cm * ln( (Vth(lif) - Rleak*Iex) / (Vreset - Rleak*Iex) ) ]这个公式揭示了几个重要的设计关系Rleak的非线性Rleak不是常数它随Vm变化。在亚阈值区Rleak(Vm) ≈ Vm / [ I0 * exp(-Vth/(n*Vt)) * (1 - exp(-Vm/Vt)) ]。可以看到Rleak随Vm升高而增大。在工程上我们常取Vm从Vreset到Vth(lif)区间内的平均值Rleak_avg进行估算。Vth(lif)的角色阈值电压由反相器M2, M3的尺寸比决定Vth(lif) [ sqrt(kp)*(Vdd - |Vthp|) sqrt(kn)*Vthn ] / (sqrt(kn) sqrt(kp))。通过调整M2和M3的宽长比(W/L)可以精确设定Vth(lif)。但要注意改变这两个管子的尺寸也会改变它们对Vm节点的寄生电容Cm从而影响时间常数。因此Vth(lif)和Cm需要协同设计。Iex的直接控制激励电流Iex是调节频率最直接、最线性的手段。增大Iex充电速度加快频率升高。Cm的稳定作用膜电容Cm是时间常数的另一个乘数。它主要由寄生电容构成但为了稳定频率、减少工艺偏差和寄生注入的影响通常会故意添加一个小的显式电容如MIM电容。增加Cm会降低频率但能提高行为的可预测性和鲁棒性。设计流程示例确定目标频率范围例如10 kHz - 1 MHz。根据工艺库参数估算亚阈值晶体管M1在目标Vm范围内的平均Rleak通常在百兆欧到吉欧量级。根据布局预估和显式电容选择确定Cm的总值例如100 fF量级。利用频率公式反推出所需的Iex范围。Iex通常在皮安到纳安量级。根据Vth(lif)的公式和期望的噪声容限确定反相器M2, M3的尺寸。进行SPICE仿真微调参数。3.2 寄生电容敌人还是朋友在亚阈值电路中寄生电容的影响被极度放大。因为电流极小纳安级即使几个飞法fF的电容变化也会显著改变充电时间。Vm节点的总电容Ct是Ct Cgd_M1 Cdb_M1 Cgs_M2 Cgd_M2 Cgb_M2 Cgs_M3 Cgd_M3 Cgb_M3 Cexplicit这里有两个重要的实操心得心得一将寄生电容转化为设计资源。与其试图消除寄生电容不可能不如在设计中将其作为Cm的一部分进行建模和利用。通过精确的寄生参数提取Post-layout extraction我们可以相对准确地预测Ct从而预测频率。在紧凑型设计中我们甚至有意依赖这些寄生电容作为主要的积分电容以节省面积。心得二隔离与补偿是稳定性的关键。论文中提到了一个常见问题如果理想电流源直接连接到Vm节点外部电路的任何寄生电容都会直接叠加到Ct上导致频率漂移。解决方案是增加一个隔离晶体管如图中的M6。M6作为一个共源级其栅极接受输入电压Vex漏极提供电流Iex给积分节点。这样外部电路驱动Vex的电路的寄生电容被M6的源极隔离不会直接影响Vm节点。同时增加一个小的显式MIM电容Cm可以提供一个稳定的、占主导地位的电容基准进一步抑制由M1栅漏电容Cgd耦合等引起的电荷注入效应防止Vm在复位时出现负向过冲。3.3 复位机制与潜在风险复位阶段是电路中最动态的部分也最容易出问题。当输出脉冲反馈回来驱动M1栅极时M1会瞬间进入强反型区以毫安级的大电流放电。这里需要注意复位脉冲宽度必须足够宽以确保Vm被充分放电到Vreset附近但又不能太宽否则会浪费能量并可能影响最小发放间隔。这个宽度通常由反馈路径中的RC时间常数决定需要仔细仿真确定。电荷注入与时钟馈通M1栅极电压的快速跳变会通过其栅漏覆盖电容Cgd_M1向Vm节点注入电荷可能导致Vm在复位后出现一个电压“毛刺”或偏移。这就是为什么需要显式电容Cm来“吸收”这部分注入电荷减小电压扰动。负电压箝位在极端情况下快速的电荷注入可能将Vm拉至地电位以下。由于MOS管的漏/源-衬底PN结在正向偏置约0.7V时会导通这个结实际上充当了一个箝位二极管将Vm的最低电位限制在约 -0.7V防止了过大的负压损坏器件或导致闩锁。实操技巧在仿真中务必进行工艺角Corner分析和蒙特卡洛Monte Carlo分析。亚阈值电流对工艺偏差Vth波动极其敏感Rleak可能在不同Corner下有数倍甚至十倍的变化。这会导致发放频率发生巨大漂移。因此在实际设计中要么接受一个较宽的工作频率范围要么必须引入某种形式的调谐机制例如电流DAC调谐用数模转换器DAC产生可编程的Iex以补偿Rleak的变化。电容阵列调谐使用可开关的电容阵列来微调Cm。体偏置调谐如果工艺支持通过改变M1的体电压来微调其阈值电压Vth从而改变Rleak。4. 性能评估、对比与版图实现4.1 仿真结果与模型验证在SkyWater 130nm工艺SKY130 PDK下对电路进行仿真。电源电压Vdd1.8V。通过扫描输入隔离管M6的栅压Vex可以线性地调节Iex从而获得不同的发放频率。关键观察结果频率范围在Iex从几纳安到几十纳安的变化范围内发放频率可以从几kHz变化到接近1MHz。这个范围覆盖了多数生物启发传感和脉冲处理应用的需求。模型准确性将SPICE仿真得到的频率与基于平均Rleak的解析模型公式32预的频率进行对比两者吻合度很高。这证明了我们的理论模型足以指导初期设计。能量效率每个脉冲的能量E_spike ≈ 0.5 * Cm * Vth(lif)^2。以Cm123.5 fF,Vth(lif)0.8V计算E_spike ≈ 39.5 fJ。平均功耗P_avg E_spike * f。在100kHz频率下功耗仅约4 pW。这充分体现了亚阈值积分带来的能效优势。后仿真相差完成版图后提取寄生参数进行后仿真Post-layout simulation发现频率比原理图仿真降低了约3-4%例如从998kHz降至961kHz。这完全在意料之中因为版图引入了额外的连线电容和交叉耦合电容增加了总的Ct从而降低了频率。这个偏差在可接受范围内且通过前期预留设计余量可以管理。4.2 与同类设计的对比下表将本设计与近年文献中一些有代表性的CMOS LIF神经元进行了对比特性本设计 (双模)纯亚阈值设计 [Ref 3]饱和区设计 [Ref 6]混合设计 [Ref 18]晶体管数量5T / 6T (带隔离)~10-20T~10-15T10T工作区域积分: 亚阈值接口: 饱和区全部亚阈值全部饱和区部分亚阈值能量/脉冲~35-40 fJ~4 fJ (极低)~几百fJ - 几pJ~几十fJ输出摆幅全摆幅 (0 to Vdd)亚阈值摆幅 (~100mV)全摆幅通常需要放大需要输出缓冲器否是 (必须)否通常是接口便利性高 (直接连接)低高中等主要优势能效与接口的平衡面积小单电源极致能效鲁棒性强驱动能力强折中方案主要劣势能效不及纯亚阈值接口复杂系统集成开销大功耗高设计复杂面积较大对比分析vs. 纯亚阈值设计我们的设计在能量效率上做出了微小妥协从个位数fJ到几十fJ但换来了革命性的接口简化。省去输出放大器节省的面积和功耗在系统级往往比神经元本身省下的那点能量更有价值。vs. 纯饱和区设计我们的设计在能效上具有压倒性优势低1-2个数量级同时晶体管数量更少。vs. 其他混合设计我们的架构更简洁概念更清晰明确的“亚阈值积分饱和区接口”分工且实现了真正的全摆幅输出而不需要额外增益级。核心价值主张本双模设计并非在单项指标上做到极致而是在能效、面积、接口鲁棒性和设计简洁性之间取得了出色的平衡。它特别适合用于构建高密度、大规模集成的神经形态芯片其中神经元需要直接与数字路由器、存储器阵列或其他模拟模块连接。4.3 版图实现与面积考量在130nm工艺下该神经元的版图面积仅为408 µm²极其紧凑。面积主要由晶体管M1和M6如果使用决定因为为了获得高Rleak和精确的Iex它们可能需要较大的长度L。显式电容Cm如果只用几fF到几十fF其面积开销很小。版图技巧匹配与对称虽然神经元是模拟电路但若在阵列中大量使用需要考虑器件匹配。M1的Rleak对Vth变化敏感因此版图时应使用共质心等匹配技术来减小失配。寄生优化Vm节点是高频敏感节点应尽量缩短该节点的连线并用地线或电源线进行屏蔽以减少耦合噪声。电源隔离输出级M4, M5在脉冲瞬间会产生较大的瞬态电流可能引起电源毛刺。应在电源轨上放置足够的去耦电容并将模拟电源供给M1, M2, M3与数字输出电源供给M4, M5进行一定隔离防止噪声通过电源串扰到敏感的积分节点。5. 实际应用考量、扩展性与未来方向5.1 在系统中的应用构建神经形态阵列单个神经元性能再好也需融入系统才能发挥价值。双模神经元的直接接口能力使其在构建阵列时具有显著优势。与忆阻器交叉阵列的接口这是神经形态计算的热门方向。忆阻器通常需要~0.5-1V的电压脉冲来进行写操作。纯亚阈值神经元的输出脉冲幅度不足而饱和区神经元功耗又太高。本设计的全摆幅输出脉冲0-1.8V可以直接驱动忆阻器无需额外的电平移位驱动器简化了阵列周边电路降低了整体功耗和面积。构建二维神经元阵列可以将成千上万个这样的神经元与局部互连网络集成。每个神经元的输出可以驱动一条行线或列线通过可编程开关连接到其他神经元的输入或突触阵列。由于接口简单路由开销小。5.2 功能扩展不止于基础LIF基础LIF模型功能有限。得益于其饱和区接口的灵活性本设计可以方便地进行扩展抑制性输入在积分节点Vm上并联一个由抑制脉冲控制的NMOS管。当抑制脉冲来临时该管导通为Vm提供一个额外的接地路径加速其放电从而抑制或延迟下一次发放。这实现了基本的兴奋-抑制平衡。多输入集成可以用多个晶体管如M6a, M6b...并联栅极分别接收不同的输入信号Vex1, Vex2...。它们的漏极电流在Vm节点求和实现多输入信号的时空整合。自适应阈值可以通过一个额外的电路模块在每次发放后动态微调反相器的供电电压或偏置从而改变Vth(lif)实现发放频率适应或阈值自调节等复杂动力学。可配置时间常数将显式电容Cm替换为一个由数字信号控制的小型电容阵列Capacitor Bank可以实现对神经元时间常数的数字编程使其能适应不同时间尺度的信号。5.3 局限性与挑战没有完美的设计双模神经元也有其挑战工艺敏感性亚阈值电流对温度、工艺偏差极其敏感。这会导致神经元之间失配以及同一神经元在不同条件下漂移的频率发生显著变化。在要求精确时序的应用中必须引入校准或自适应电路。频率上限由于复位机制和寄生RC延迟其最高发放频率被限制在几MHz到几十MHz量级。对于需要GHz级处理速度的应用此结构不适用。噪声影响亚阈值积分节点Vm是高阻抗节点易受衬底噪声和电源噪声干扰。精心的版图布局、电源滤波和屏蔽至关重要。5.4 给实践者的建议与避坑指南如果你打算在项目中使用或借鉴此类设计以下是我的几点经验之谈仿真必须覆盖全角落不要只做TT典型-典型工艺角的仿真。一定要跑FF快-快、SS慢-慢、FS、SF等所有工艺角以及不同温度-40°C, 27°C, 85°C, 125°C。你会惊讶地发现频率变化范围可能高达10倍。基于此确定你的工作频率边界。预留调谐接口在芯片设计时务必为Iex的偏置电流预留一个可调的DAC或可编程电流镜。这是应对工艺偏差最有效的手段。也可以考虑为Cm预留几个可开关的单元电容。仔细处理复位路径反馈复位路径的RC常数需要仔细优化。太慢会导致复位不彻底Vm残留电压累积影响周期一致性太快则可能因边沿过陡引入更大的电荷注入。建议用仿真扫描确定最佳值。电源完整性是生命线为模拟积分部分M1, M2, M3使用独立的、干净的电源轨或LDO并与数字输出部分M4, M5做好隔离。在芯片级考虑使用片上深N阱隔离来保护敏感的亚阈值电路。从系统角度评估价值不要孤立地比较单个神经元的能量/脉冲。评估整个系统包括突触、路由、存储器接口的总能耗和面积。双模神经元省去的输出缓冲器和电平转换器在系统级可能带来更大的收益。这个双模CMOS LIF神经元的设计体现了一种优秀的工程思维不是追求某个指标的极限而是在矛盾的约束条件中找最优的系统级解决方案。它用最小的面积和复杂度巧妙地弥合了超低功耗模拟计算与鲁棒数字接口之间的鸿沟为实用化、高集成度的神经形态芯片提供了一块坚实可靠的基石。在实际流片项目中这种清晰的分工思想和对寄生参数的积极利用往往比追求理论上的极致参数更能带来项目的成功。