90nm RF SOI CMOS闭环天线调谐ASIC：集成低功耗反射计与高压开关

1. 项目概述为什么我们需要闭环天线调谐在移动通信设备比如我们的手机里射频前端RF Frontend是决定信号质量和电池续航的关键。其中功率放大器PA的效率直接影响到手机发烫的程度和充电间隔。一个核心的制约因素是天线阻抗的“善变”——当你手握手机、将手机放在桌上甚至只是换个姿势天线“看到”的阻抗都会发生剧烈变化。这种变化会导致信号能量大量被反射回功率放大器而不是有效地辐射出去其结果就是PA效率暴跌手机发热加剧电池电量飞速下降。传统的解决方案是使用固定的匹配网络但这只能针对某个特定场景比如天线在自由空间进行优化一旦环境变化性能就大打折扣。于是自适应或闭环天线调谐技术成为了必然选择。其核心思想是构建一个实时监测-反馈-调整的环路一个传感器反射计持续监测天线端口的反射情况一个控制算法根据监测结果驱动一个可调匹配网络TMN改变状态最终将阻抗拉回到一个接近匹配的状态从而动态地、实时地优化PA的效率。然而将这一构想变为高集成度、高性能的芯片级解决方案挑战重重。早期的方案要么将传感器和调谐器做成分离的芯片增加了板级面积和互连损耗要么集成了但功耗偏高或者功率处理能力不足无法应对现代通信协议中可能出现的较高功率信号。这正是我们这次要深入探讨的项目的出发点在90纳米RF SOI CMOS工艺上设计并实现一个单片集成了低功耗标量反射计和高压调谐开关的闭环阻抗调谐系统专用集成电路ASIC。它瞄准的是690-900 MHz频段能够在处理超过18 dBm信号功率的同时自身功耗仅以微瓦计并且能承受高达63V的射频电压。这相当于给PA配上了一位既“耳聪目明”又“身强力壮”的私人教练能实时纠正其“发力姿势”确保能量高效输出。2. 系统架构与核心模块设计思路2.1 整体系统框图与工作流程整个演示系统的架构清晰体现了从感知到执行的闭环逻辑。系统的核心是我们设计的ASIC它内部集成了两大功能模块一个用于感知的标量反射计和两个用于执行的高压调谐开关SWH1, SWH2。这个ASIC并非孤军奋战它与一颗商用的阻抗调谐器IC文中提到的BGSC2341ML10协同工作。商用IC提供了额外的两个开关SWH3, SWH4和一个可调电容Ctune共同构成了一个更灵活的可调匹配网络TMN。网络中还包含了外置的集总参数元件电感L1、L2和电容C1、C2它们与开关的不同开闭状态组合能形成多种匹配拓扑如L型、π型等从而覆盖史密斯圆图上更大范围的阻抗点。工作流程可以概括为“监测-决策-执行”循环监测反射计持续测量从功率放大器看向天线方向的回波损耗Return Loss与反射系数模值|Γ|相关。决策微控制器读取反射计的数字输出并运行一个搜索算法。该算法会遍历TMN主要是开关状态组合的不同配置寻找能使回波损耗最优即反射最小的状态。执行微控制器将最优配置对应的控制信号同时发送给我们设计的ASIC控制SWH1, SWH2和商用调谐器IC控制SWH3, SWH4和Ctune从而改变匹配网络完成一次调谐。这种架构的优势在于将高功率处理路径开关和低功率传感路径反射计在芯片级集成减少了外部互连提高了可靠性同时利用商用成熟芯片补充调谐能力加快了系统开发进程。2.2 低功耗标量反射计的创新设计反射计是整个系统的“眼睛”其精度、速度和功耗至关重要。本项目采用的是一种基于逐次逼近寄存器SAR原理的标量反射计其设计精髓在于“被动”和“智能衰减”。与需要昂贵检波器或混频器的矢量反射计方案不同标量反射计只测量反射功率的大小不测相位结构更简单更易于实现低功耗。其核心部件是一个定向耦合器它像高速公路上的一个观察站能分离出正向行进入射和反向行进反射的信号功率。设计的巧妙之处在于后续处理双路衰减与比较耦合出的两路信号分别进入两个可编程衰减器ATT1和ATT2。反射信号支路ATT2被设置为固定最小衰减而入射信号支路ATT1的衰减量则由一个8位数字码SAR7:0控制该衰减器的衰减量是分贝线性的。SAR逻辑与ΣΔ调制两路衰减后的信号被送入无源功率检波器PD转换为直流电压VPD,inc和VPD,ref。一个比较器比较这两个电压SAR逻辑根据比较结果像天平称重一样逐位调整ATT1的衰减码最终使VPD,inc逼近VPD,ref。此时ATT1的衰减码值就对应了回波损耗的大小。为了在有限的硬件分辨率下获得更高的测量精度设计者对ATT1的最低有效位LSB衰减段采用了一阶ΣΔ调制通过高速切换来等效实现更精细的衰减步进。超低功耗秘诀整个射频信号路径上没有使用任何有源放大器。定向耦合器、衰减器、功率检波器都是无源或开关型的。仅有的有源电路是用于比较和逻辑控制的低速数字电路功耗极低。实测显示反射计在空闲模式仅消耗46 µW在转换模式也仅为184 µW。此外电路还集成了自动调零技术以消除检波器和比较器本身的失配误差保证测量准确性。注意这种反射计方案在入射功率低于18 dBm约63 mW时测量精度会下降尤其是在低频端。这是因为定向耦合器的耦合度随频率降低而变弱导致耦合到检波器的信号功率太弱信噪比不足。但对于闭环调谐的应用场景这通常不是问题因为当PA输出功率很低时即使失配对系统整体效率的影响也微乎其微无需启动调谐。2.3 高压天线调谐开关的实现关键调谐开关是系统的“手臂”需要有力且耐用。在射频前端开关需要处理可能来自PA的较大功率信号这就要求它们必须具备高功率处理能力即高击穿电压和低非线性失真高IP3。在CMOS工艺中提高单个晶体管耐压的方法是堆叠Stacking。本设计将16个晶体管串联堆叠作为一个开关单元。当开关断开时射频电压会分摊到这16个晶体管上从而每个晶体管承受的电压降低整体耐压能力提升。但简单的堆叠会遇到一个问题由于晶体管寄生电容和衬底耦合效应射频电压在堆叠的各个节点上分布并不均匀。两端的晶体管可能承受比中间晶体管高得多的电压成为薄弱环节导致整体击穿电压达不到理论值。为了解决这个“电压失衡”问题设计者在每级晶体管之间并联了均衡电容Ceq。这些电容强制了射频电压在堆叠节点间均匀分配确保了所有晶体管“同甘共苦”从而实现了接近理论值的高击穿电压。实测表明在900MHz下开关能承受46 dBm约40W的输入功率对应63V的射频电压三阶交调截点IIP3高达84 dBm线性度极佳。同时为了不牺牲开关导通时的性能在增加堆叠数和均衡电容的同时需要按比例增大每个晶体管的宽度以维持较低的导通电阻Ron。本设计中开关的Ron约为1.05 Ω关断电容Coff约为125 fF在目标频段内实现了低插入损耗0.14 dB和高隔离度的良好平衡。3. 硬件实现与实测性能深度分析3.1 芯片与演示板设计设计好的ASIC采用90纳米RF SOI绝缘体上硅CMOS工艺制造这是专门为高性能射频开关开发的技术具有衬底损耗低、隔离度好、功率处理能力强的优点。芯片核心面积仅为1.36 mm²集成了反射计和两个调谐开关。芯片照片上还能看到一个用作静电放电ESD保护的宽幅并联开关。为了进行系统级验证芯片被倒装焊Flip-Chip在一块PCB演示板上。板上同时焊接了商用阻抗调谐器IC BGSC2341ML10以及所需的电感和电容元件。整个解决方案的PCB占用面积约为15.2 mm²展示了高度的集成潜力。这种将专用传感器/执行器ASIC与商用可编程调谐器结合的方式为产品开发提供了灵活性可以用一颗高度集成的ASIC搭配不同性能等级的商用调谐器来满足不同档位手机的需求。3.2 反射计精度与调谐算法效能反射计的测量精度通过对比其读数和网络分析仪的测量结果来评估。如图5所示在690MHz和900MHz下反射计读数与真实反射系数|Γ|呈现出良好的单调对应关系。虽然在高回波损耗即匹配较好的区域读数存在一些压缩和非线性但这对于闭环调谐的核心任务——判断阻抗是否变差以及调谐后是否改善——已经足够。调谐算法并不需要知道反射系数的精确值只需要能可靠地比较不同状态下的“好”与“坏”。调谐算法采用了一种两步搜索策略以平衡速度和效果粗调开关扫描首先固定可调电容Ctune在中间值快速遍历所有调谐开关SWH1-SWH4的开闭组合共16种状态。如果某个状态下的回波损耗已经优于预设门限如9.5 dB则立即停止认为已找到可接受状态。细调电容扫描如果粗调后仍未达标则选择粗调中找到的最佳开关状态然后在这个状态下精细扫描可调电容Ctune的值寻找全局最优解。这种策略将最坏情况下的搜索步骤从穷举的72步大幅降低到平均10.8步。每一步耗时约300微秒主要受限于反射计的一次完整转换时间。因此整个调谐过程可以在几毫秒内完成足以跟踪人手握持等带来的相对缓慢的阻抗变化。3.3 系统级性能增益提升与功率处理闭环调谐的最终价值体现在系统增益的改善上。这里使用** transducer gain (GT)** 的改善百分比来衡量。GT综合考虑了匹配网络的失配损耗和其自身的插入损耗。图7的结果非常直观对于电压驻波比VSWR大于2.3即匹配较差的负载点闭环调谐带来了显著的GT提升普遍在10%以上部分点甚至超过20%。这意味着更多的功率被有效辐射出去PA的效率得到实质性改善。值得注意的是对于靠近史密斯圆图中心即本身已接近50欧姆匹配的负载点调谐后GT有时反而略有下降。这主要是因为在“直通”状态下调谐网络本身会引入一定的插入损耗约0.14 dB。当失配不严重时调谐带来的匹配改善收益可能抵不过网络自身的损耗因此系统会明智地选择不调谐或保持原状。这也说明了智能调谐算法的重要性需要设置合理的启动门限。大信号测试验证了开关的鲁棒性。如图8(b)所示在输入功率高达46 dBm时开关才发生击穿对应的射频电压达63V。谐波测试显示其三阶交调性能优异IIP3达到84 dBm确保了在高功率下工作时不会产生严重的非线性失真干扰其他信道。4. 设计挑战、取舍与未来演进思考4.1 核心设计权衡集成度、性能与功耗这个项目是多个工程权衡的典范标量 vs. 矢量反射计选择了标量方案牺牲了相位信息换来了极低的功耗和更简单的结构。对于闭环调谐这个特定应用知道失配的“严重程度”|Γ|通常比知道“具体方向”相位更重要因为调谐网络也是通过离散状态搜索来工作的。单片集成 vs. 多芯片方案将反射计和高压开关集成在同一芯片减少了封装和PCB走线带来的寄生效应提高了可靠性降低了成本。但这也带来了设计复杂性需要确保高功率的开关部分不会干扰敏感的反射计电路良好的版图隔离和电源去耦至关重要。功率处理 vs. 插入损耗通过堆叠晶体管和添加均衡电容来提升耐压但这会增加芯片面积和关断电容Coff。设计者通过优化晶体管尺寸在Ron和Coff之间取得了平衡确保了在目标频段内仍具有低插入损耗。调谐速度 vs. 搜索范围调谐网络的状态数开关组合 x 电容状态决定了可实现的阻抗覆盖范围。状态越多覆盖越好但搜索时间越长。本设计采用了两步搜索和提前终止策略在保证一定覆盖范围的前提下显著加快了调谐速度。4.2 实际部署考量与常见问题校准与初始状态在实际手机中天线阻抗在出厂时并非完全未知。通常会在生产线上进行校准将一些典型场景如手握、头手下的最优调谐状态预存起来。闭环系统在上电后可以先加载一个接近的预存状态然后再进行微调这能极大加快首次锁定速度。算法稳定性在信号快速变化如切换基站或存在强干扰时反射计的读数可能会出现波动。调谐算法需要加入去抖和迟滞判断避免在网络状态边缘频繁跳动导致系统不稳定。温度与频率影响无源功率检波器和衰减器的特性会随温度和频率漂移。虽然SAR逻辑和自动调零技术能抵消一部分直流偏移但在宽温范围和宽频带工作时可能需要更复杂的背景校准或温度补偿电路。与PA的协同设计最理想的闭环调谐是与PA深度协同设计的。PA的输出阻抗并非固定不变会随功率和频率变化。未来的系统可能会将PA、调谐器和传感器更紧密地集成甚至共享偏置和控制电路实现全局最优效率追踪。4.3 技术演进方向本文的工作为高度集成的闭环调谐方案树立了一个标杆。展望未来有几个清晰的演进方向更高集成度如文章结论所述下一步自然是在单芯片上集成更多路的调谐开关甚至将整个可调匹配网络包括电感和电容都部分或全部集成进一步减少外部元件数量和PCB面积。更宽频带支持随着5G和未来6G频段的扩展支持Sub-6GHz乃至更高频段的宽带闭环调谐器需求迫切。这需要反射计和调谐网络都具有更宽的工作带宽。更智能的算法结合机器学习算法利用历史调谐数据和传感器信息如距离传感器、陀螺仪来预测阻抗变化趋势实现预测性调谐进一步降低延迟和功耗。多天线系统MIMO调谐在拥有多个天线的MIMO系统中天线间的耦合会使阻抗问题更加复杂。未来的闭环调谐系统可能需要具备多端口监测和协同调谐的能力。这个项从芯片设计到系统验证完整地展示了一个先进射频前端模块从概念到实物的全过程。它不仅仅是一篇学术论文其设计思路和工程权衡对工业界开发下一代高能效无线设备具有直接的参考价值。将低功耗传感和高功率处理在同一硅片上融合正是射频集成电路走向更高性能、更小体积、更长续航的关键路径之一。