VIP用户可以用PC浏览器下载pdf文档非VIP用户可电邮14518918qq.com索取图文版pdf甚至双层板的dsn/brd。Candence可以简单看成两部分软件画原理图的Orcad和画PCB的Allegro。Orcad画原理图相对简单这里不再赘述大概就是把网络标号放到连到器件管脚的线上信号有跨页那额外加个off-page就好基本上就能成功画好原理图并导出网表了。单Allegro画PCB就比较地反人类操作繁琐心理扭曲遇到一个小问题半天搞不定比如单个过孔如何放置这么简单而常用的操作都会令新学者抓狂。会Allegro的Layout工程师在公司都像爷一样被供着。我也想体验一下被尊敬是啥感觉所以五一节就窝在书桌前跟AI拼命看看普通小白能不能学会先说结论Allegro十天入门有志者事竟成。然后连豆包承认这种硬核工业 EDA不能靠 AI 照本宣科教越教越坑还不如老工程师实操笔记、跟着成熟工程模板摸。找老工程师实操教程、对着现成工程拆逻辑才是唯一靠谱的路AI 确实扛不住 Cadence 这种级别的老工业软件。所以五一节以来我先是死磕千问豆包就算了一来就给我根本不存在的菜单或指令原地升天沮丧至极不行了就找Tom求教或远程桌面。当然Tom极力推荐了我以前徒弟Scott起草的《Cadence入门培训.doc》Tom说他当年就是靠这个文档才学会并存活下来的。我自认为本文比《Cadence入门培训.doc》更贴近小白。用Allegro画PCB跟打单机游戏一样好耍就是纯鼠标操作不费脑。但是专业术语比较繁杂操作步骤异常繁琐一不留神就犯迷糊故图文于此兹以备忘。这八天来我的最大感受就是——在AI时代一些基础操作就没有学不会的而只有学不精或压根儿就没想认真学的。本文将逐一分解完整的PCB画板流程新建板框 → 倒角 → 库设置 → 导入网表 → 布局 → 走线 → 覆铜 → Gerber。1 下载Candence请参考吴川斌大神的博客https://www.mr-wu.cn/cadence-orcad-allegro-resource-downloads/一键安装阿狸狗。由于Cendence每次升级都像是重新发明了一遍软件一样除了名字还保持一样界面中菜单挪位置、命令改名、面板消失各种反人类罪行原地爆表。所以本文仅针对17.4。2 运行Allegro的PCB Editor 17.43 新建一个brd文件确定文件路径菜单File—New弹出一个New Drawing窗这里可以选“Board(Wizard)”即板框向导。点击“Browse…”按键确定一个文件路径比如D:\AllegroStudy\myPCB.brd。4 基于板框向导或纯手工制作一个矩形板框前面选Board(Wizard)这个板框向导可以快速完成那些枯燥且重复的基础设置比如定义板子大小、单位、层叠结构以及一些默认规则从而省去手动设置的繁琐步骤。首先确认是否要加载一个预先保存好的板级模板文件。我们是初学选No就好。然后确认是否要加载技术文件和参数文件。对新手来说直接保持默认的“No”选项即可我们可以在接下来的页面手工填值。然后确认是否要加载板符号文件保存了板框形状、安装孔位置、板卡轮廓等物理信息。对新手来说直接保持默认的“No”选项即可我们可以在接下来的页面手工填值。然后是确认尺寸单位是Mils主界面可轻松切换成mm幅面是A注意原点默认是图纸中心但建议选第一个即从左下角作为原点。然后设置栅格步进1mil不宜太大和层数22层板。默认选中Generate default artwork films意思是让系统自动为你创建输出生产文件Gerber 文件所需的配置这能帮你省去后续手动建立输出层的麻烦系统会自动帮你建好顶层、底层、阻焊层等标准层。但在输出Gerber前仍然需要用户手动添加必要的N个输出层。然后设置信号层由于之前选择的是2层板所以系统自动生成了顶层和底层且都默认为信号层。如果之前选的是4层或更多这里可能会出现“Power Plane”电源层/负片那时就需要选择该层是信号层还是电源层。注意默认勾选的Generate negative layers for Power planes意思是为电源层生成负片负片的意思是在该层上画线代表“挖空铜皮”没画线的地方全是铜负片通常用于内电层文件体积小处理速度快。然后设置最基本的设计规则Design Rules和过孔Via类型。这里决定了你的板子“线有多粗”、“线之间隔多远”以及“过孔打多大”。其中最小线宽 8mil如果空间很紧凑可以填 6 mil最小线间距 8mil如果空间很紧凑可以填 6 mil最小线到焊盘间距 8mil最小焊盘到焊盘间距 10mil。过孔via20外径20mil)注意后期需修改成嘉立创常规过孔即内径12 mil (0.3mm)且外径20 mil (0.5mm)因为而内径小于0.3mm的过孔一般就会要求加钱了。然后设置外形轮廓选第二个矩形。然后设置板子尺寸27561969mil即7050mm、Keepin允许禁线区到板边内缩尺寸20mil、元器件到板边内缩尺寸50mil等。至此板框向导结束。至此我们得到一个尺寸70*50mm的2层板的板框。如果之前不选板框向导而是直接new了一个Board那就只能手工画一个板框了。菜单add-rectangle然后在右侧Option栏选Board Geometry的Outline层。选放置矩形并填入宽2755.9170mm且高 1968.5050mm这之后就可以在主界面挪动鼠标左键放置板框了。然后再用菜单Edit-Z-copy构造一个内缩20mil的keepin布线区。5 板框倒角一般都要给PCB四个锋利的直角进行倒角避免刺伤用户。无论是板框向导生成的矩形边框还是手动新增的rectangle请注意它们都是shape闭合框不是一段一段独立的line线但倒角的对象必须是交于一点的两段line线。所以倒角前需要先打散这些shape到line菜单Shape - Decompose Shape在右侧Options窗口中选拷贝到Board Geometry的Outline层而且勾选删掉原shape。然后左键选中原板框右键Doneshape就被打散成line了只剩下四条边的灰色line在Board Geometry的Outline层。如果只倒一个角菜单Manufacture - Drafting - Fillet右侧Option的半径填40mil然后先后选中两条交接的板框线就能看到倒角效果了。但我们要倒四个角。其实没有必要一个角一个角地倒角这里有个小技巧我无意中发现的就是将第条边的line重构成shape善用Options即可。菜单Shape - Compose Shape它的Options页面自带了一个Round corners参数填入半径40mil并勾选上面全部四项选shape位于Board Geometry的Outline层。然后去绘图区左键拉框选中左上角两条线再选中右下角两条线倒了角的shape边框就成了最后右键Done。同理keepin也应该倒角。菜单Shape - Decompose Shape但Options似乎不能选subclass到Route Keepin/All那就选拷贝到Board Geometry的Outline层好了反正待会儿重构shape时还要指定目标层。然后用菜单Shape - Compose Shape自带倒角功能就是Options里面那个Round corners填入半径40mil并勾选全部四项这里Active class选Route Keepin/All层。至于上图中package keepin紫色框就不用再倒角了。6 设定库所在目录Allegro脑回路比较清奇的是焊盘有库文件叫*.pad然后不同焊盘组合成的元件库文件叫*.psm。我们编译焊盘库文件*.pad应用程序的是PadStack Editor.exe编译元件库源文件*.dra应用程序的是PCB Designer.exe.dra源文件一旦成功存盘就会同时生成编译好的库文件.psm。所以在调入网表前需要先指定好用户自建的*.pad和*.psm文件所在目录菜单Setup–User Preferences…然后找到左侧Paths—Library点击右侧padpath和psmpatch右侧的“…“按键新增用户自建的*.pad和*.psm文件所在路径名。强烈推荐从前人已经验证过的*.brd文件导出*.pad和*.dra/*.psm等库文件然后自用。菜单File-export选Logic/Netlist…然后在Export Logic/Netlist窗口先确定Logic typeDesign entry CIS再点击Export to directory右侧的“…”按键选中一个用户封装库目录最后点“Export”即可将当前brd的所有元器件封装导出到刚才指定的用户封装库目录。但是我们可能只需要从当前用户封装库目录抽取一个目标器件的封装比如垂直安装的SMA它的dra文件名是SMA3.dra我们不仅需要拷贝SMA3.dra还需要拷贝SMA3.psm及其用到的焊盘*.pad。如何确认这个SMA3封装库都用了哪些焊盘呢菜单Tools—Padstack—Modify Design Padstack就能在右侧Opetion页面看到所用焊盘的名称了。所以需要复制的文件就有SMA3.dra、SMA3.psm和SMA_1.pad、SMA_2.pad。当然还有更便捷的方式是双击SMA3.dra文件然后File—export—library到你的指定目录点export之后SMA3.dra所依赖的SMA_1.pad和SMA_2.pad就一口气被复制到你的库目录中了还没有完你还得save as当前SMA3.dra到的库目录这样SMA3.dra和SMA3.psm才顺利地被复制到你的库目录中了。至此你才拥有了全部一个器件库的全部.dra .psm .pad文件。7 导入网表和放置器件封装菜单File—Import-- Logic/Netlist…在弹出的窗口中选Import logic typeDesign Entry CIS (Capture)选Import directory为你的OrCAD输出的网表目录然后点击Import按键。然而导入网表后板框内空空如也这暴露了Allegro反人类的一个特点即导入网表只是把元件“加载”到了数据库里但它们默认是处于“未放置Unplaced”状态需要用户自行呼出来放置。菜单Place - Quickplace…在弹出窗中选Place All Components单选项然后点击Place按钮。此时鼠标会变成“附着”了一堆元件的状态先点place按键在绘画区个空白处点击左键所有元件就全部进入绘画区了。最后点OK关闭Quickplace弹窗。如果在布局过程中不慎删除了某个器件。或者更新了原理图添加了器件。那就需要添加未出现的器件到当前绘画区。还是菜单Place - Quickplace…在弹出窗中选Place All Components再place就能看到新器件出现了而已经布好局的老器件都还在原地待命。如果想临时手动新增一个封装到brd比如SC70菜单Place—Manually在Placement弹窗的Advanced Setting标签页先勾选Library否则可选封装就只有已经放置在brd中的这些而没有封装库这么全。然后切回Placement List标签页下拉框选Package symbols此刻所有的封装库都列出来了要么自己翻页搜索要么在Match框填入关键词比如“sc70”再回车如果找到了会在Quickview这里显示封装图在Package symbols列表中也会出现SC70的复选框。勾选它然后鼠标挪到绘图区应该能看到鼠标上悬浮了一个封装点左键放置。8 方便布局的视觉设置比如在摆放器件和调整丝印时可以在Visible窗不勾选All则铜线和覆铜都不显示将会比较容易识别器件和文字。9 隐藏不必要的信息菜单Display–Color/Visibility…隐藏器件的管脚序号请取消勾选Geometry–Package geometry–Pin_Number。菜单Display–Color/Visibility…隐藏器件的value、Type、Userpar等信息请取消勾选Geometry–Package geometry—对象。10 手动移位左键长按某对象对象高亮后即可仍按住左键拖拽Drag进行移位如果拖拽的对象是过孔则过孔上的线会跟着随动但如果拖拽的对象是元件元件上的线不会随动。如果只想动过孔位置而不想过孔上的线跟着随动就需要用移动Move而且Move支持精确移位。11 精确移位move某对象在command窗填i x y是移动到绝对地址x, y填ix x y是移动相对x轴x格和y轴y格。12 对齐元件需要对齐一行或一列元件时需要用到右键菜单的Align components。但是如果你当前的Application ModeGeneral Edit就可能看不到右键菜单的Align components这一栏。必须右键Application Mode - Placement Edit这样右键菜单栏就会出现Align components了。选Align components就可以在右侧Options页面选对齐模式了。注意这里的spacing栏的Equal spacing数值比较反直觉是一个相对间距值。就是说你需要先勾选Equal spacing测量出两个器件靠拢时的间距比如是84mil然后你想要两个器件间距100mil那么就再来一遍Align components并在Equal spacing填入100-8416并回车生效这样两个器件间距就是100mil了。注意到在Equal spacing下面还有一个减号与加号按钮和一个数值框意思是可以在现有间距基础上增加或减少多少数值的间距。写到这里我才恍然大悟居然可以这样用如果想要两个器件间距100mil应该这样操作首先来一遍Align components并在Equal spacing填入0然后测量中心距得84.0240mil最后再来一遍Align components并在Equal spacing数值框填入100在Equal spacing数值框下面的数值框填入84.0240点一下减号。这样操作下来Equal spacing数值将自动变成100-84.024015.976而且两个器件的间距就确实是100mil了。居然不能直接指定两者中心距是100mil就比较反人类。注意在Application Mode - Placement Edit模式下摆放器件时如果你需要看到临近器件的对齐辅助线就推荐在这里把下面几个勾选项给勾上器件布局时有奇效。13 模式切换前面已知要呼出对齐菜单就必须右键Application Mode - Placement Edit。但是在这种模式下你会发现Find窗口无法选中走线Clines了。此刻又必须右键Application Mode- General Edit才能选中走线或拉线。Allegro总是能让你感觉到它的左右不定变幻莫测。14 更新器件封装比如SOT23.dra原生库没有顶层的器件框丝印就不安逸。如果自建了一个SOT23.dra需要在Library path的psmpath栏点“…”在弹出的窗口中添加自建SOT23.dra所在目录并将该目录调整到第一行。然后回到绘图区菜单Place—Update symbols在弹出的窗口中点一下PackageSymbols文件夹使之展开勾选SOT23后点击“Refresh”按键封装就被更新成自建的SOT23.dra了。但千问不建议自建库的封装名和原生库的封装同名最好是修改原理图把封装名改成不同于原生库封装名的自建库的封装名这样就不用把自建库所在目录调整到psmpath的第一行去鸠占鹊巢了。同样的如果位号被误删也可以通过菜单Place—Update symbols勾选被误删位号的封装点击“Refresh”Ref Des的TopSilkScreent就能恢复出来但需要用户自己更改字号。15 创建一个自用的via20过孔目标内径13mi外径20mil焊环不露铜方便PCB加工时绿油塞孔。1运行Padstack Editor2Start标签页选Via3Drill标签页内径13mil4外径20mil反焊盘40mil5solder mask选None即不露铜存盘取名via20注意看存盘目录D:\Cadence\SPB_17.4\share\pcb\pcb_lib\symbols这是软件默认的调取元件封装的目录默认存在于library path中的。有了过孔文件还不够就像生了娃有了出生证在padpath表明via20.pad文件路径还得上户口物理约束要生效才能享受公民待遇一样。先搞出生证菜单栏 Setup - User Preferences…在左侧树状列表中找到 Paths - Library点击右padpath右侧的“…”按键在弹出窗口的底部勾选Expand看到via20.pad所在的D:\Cadence\SPB_17.4\share\pcb\pcb_lib\symbols目录已经在里面了就好。如果via20.pad放在用户目录就需要点击号图标手工填入via20.pad所在的用户目录路径名。千问建议更改好padpath之后重启一下Allegro以刷新库缓存。再上户口菜单栏 Setup - Constraints - Physical在左侧选择 Physical Constraint Set - All Layers横向滚动条往右拉双击Default Via 列弹出Edit Via List窗口再Filtered by name栏填入前缀名VIA上面的列表就都是VIA开头的了双击VIA20跳到右侧窗口就OK。至此Default Via 列的内容就是VIA:VIA26:VIA20了。16 更改某个过孔或全部过孔属性如果想针对某个特定过孔修改其属性比如外径搞大点。如果此刻已经在brd设计界面中菜单Tools—Padstack—Modify Design Padstack…选中这个过孔右键选Edit将弹出Padstack Editor窗口。当然如果想把所有via20过孔都改了就得改pad库请直接运行Padstack Editor.exe打开via20.pad文件进行修改。17 批量更换已放置的默认过孔VIA到自建via20注意注意由于之前首选的过孔是VIA可能我们早就用默认的VIA做过孔都拉好线打上VIA过孔了输出gerber才发现默认VIA坑爹这娃不带绿油的焊环是金灿灿的很不安逸那就要安排批量更换过孔到我们自建的via20。选中一个过孔右键选Replace padstack—All instances然后再弹出的Select a padstack的复选框输入via*回车下面列表框中应该出现via开头的pad选中Via20按OK这之后整个brd上跟原VIA过孔就都变成了via20过孔了。真的猛士应该杀伐果断。比如就从一开在约束管理器中的Vias栏就只留VIA20一种过孔。18 放置via20过孔这是最能淋漓尽致展现Allegro反人类的一种操作你以为放置过孔就是去橱窗指一下就能拿到一盒廖记棒棒鸡只能说太年轻了要知道Allegro居然连place—via这样的菜单都没有虽然提问千问和豆包如何放置单个过孔这俩都口口声声说请用菜单place—via直到我截屏place菜单如下才道的歉。凭什么放置一个过孔要先拉线再双击鼠标换层自动带出一个过孔完了还要删掉走线才能独留一个过孔我就想安安静静地放一个过孔这个要求不高嘛菜单Place—Via array在Option页面注意选取Via net到目标网络此刻不选网络则打出来的过孔是不带网络的事后只能选中该过孔右键选Assign net to via然后在options页面的Assign net name栏下点击“…“按键选取一个目标网络赋值到该过孔选取Via padstack/structure到目标过孔比如VIA20Thermal relief type选Full contactArrayparameters Type选Across windowed area。完了回到绘图区点一下左键放手拖动鼠标往右下角走会有一个方框跟随之后再点一下鼠标注意不要右键Done否则过孔会原地消失。只要挪出来不是拉出来你的鼠标左键早就释放了方框足够小就会只出现一个过孔但如果方框比较大就会出现过孔阵列了。还有一个办法就是从之前拉线再双击鼠标换层自动带出来的那个一个过孔身上打主意。选中这个过孔右键选Copy鼠标上就会悬浮一个同类过孔出来。然后挪到指定位置点左键放置此后过孔的网络就是所在线、焊盘、覆铜的同名网络了。19 拉线和优化走线菜单Route—Connect是拉线右侧Options页面可设置所在层和线宽等关键参数。不要怕走出来的线不规整软件专门留了一个Slide图标给你可以把歪歪扭扭的走线拉归一。我们一直强调对电源线要有最起码的尊重就是一定要比信号线走得宽一点以支持较大的过电流能力。所以需要修改线宽先选中一条走线右键选Change Width填入新线宽即可。20 差分对走线首先需要创建一个名为“100OHM_DIFF”的规则菜单Setup → Constraints → Constraint Manager进入设置界面在Physical Constraint Set–All Layers的Object—Name点右键选Create PhysicalCSet并在弹出的窗口中填入约束名100OHM_DIFF关闭窗口继续填入以“FR4板材1.6mm板厚差分100Ω的走线”为条件的约束数据。参数 当前值 换算 (mm) 说明Line Width Min/Max 3.5 / 3.5 mil 0.089 mm 线宽固定 3.5mil阻抗控制更稳定Min Line Spacing 5.0 mil 0.127 mm 线与线的最小间距大于工艺极限Primary Gap 8.0 mil 0.203 mm 差分线对间距边到边Neck Width 3.0 mil 0.076 mm 过孔 / 瓶颈区域线宽Neck Gap 7.0 mil 0.178 mm 瓶颈区域线间距(/-) Tolerance ±1.0 mil ±0.025 mm 间距公差留了合理的工艺余量然后要把两条线创建成差分对。菜单Setup → Constraints → Constraint Manager进入设置界面在Electrical → Net → Routing → Differential Pair选中同名加尾缀/-结尾的或_P/_N结尾的两个网络名比如TD和TD-点右键选Create-Differential Pairs然后可以看到刚才选中的TD和TD-将组成名为TD的差分对点Create。最后需要把规则器赋值到这个差分对在Net—All Layers找到TD这一行的差分对在Referenced Physical CSet这栏点一下有个下拉菜单选100OHM_DIFF然后配置参数就自动带出来了。前面设置好差分对规则和差分对信号之后现在就可以拉线了。菜单Route—Connect点中其中一个差分焊盘拉线出来如果是单根线请右键取消掉“Single Trance Mode”就是差分走线了。那什么时候需要“Single Trance Mode”呢就是走完差分线之后如果明显的有一条线比另一条线短就需要点击Delay Tune图标再选中短线点右键勾选Single Trance Mode然后就可以拉一个黄线框就能看到蛇形走线了。21 设置每10分钟brd自动存盘一次经常痛心疾首于设计文件忘了存盘计算机就关机或重启了。所以自动存盘就非常必要注意这个设置需要重启Allegro才能生效看到后面那个EffectiveRestart了吗22 覆铜1覆铜会遇到焊盘要不要做成热焊盘的问题。菜单Setup - Design Parameters…然后切换到shape页点击“Global Dynamic Shape Parameters… “按键在Thermal relief connects页面做设置。针对通孔 (Thru Hole) 设为 Orthogonal (十字)这就是热焊盘因为插件焊接时烙铁热量容易被大铜皮吸走不用热焊盘根本焊不上虚焊。针对过孔 (Via)通常用全连接 (Full Contact)。因为过孔不需要你拿烙铁去焊它是回流焊或者机器焊全连接阻抗更低载流能力更强。针对贴片元件 (SMD)千问说推荐用全连接(Full Contact)批量SMT时回流焊炉温曲线可以控制且全连接有利于散热和电气性能。但豆包说用热焊盘Thermal Relief防止在手工焊接时烙铁头的热量会瞬间被铜皮 “吸走”焊盘温度上不去焊锡就无法充分润湿极易出现虚焊、冷焊甚至焊盘脱落。最后Deepseek三易其说最终结论是对于绝大多数SMD焊盘尤其是连接到地或电源等大面积铜皮时应优先使用热焊盘防止立碑。等我把2:1的战绩给千问看千问承认AI现在就是个爱掉书袋的实习生能参考但不能全信。Deepseek也说你的学习态度和批判精神值得学习——连AI的答案都要验证这才是工程师该有的素养2覆地铜菜单Place—Rectangular右侧Options页面Class选Etch(铜皮subclass选Top顶层或Bottom底层shape fill选Dynamic Copper动态铜Shape Creation选Draw Rectangle手动画框然后鼠标挪到绘画区在板框外拉一个框右键Done。由于之前已经放置了一个比板框内缩20mil的keepin框所以覆铜将仅限于keepin框内部。3覆完铜可能会遇到孤铜残留的问题如果DRC有报错Isolated Shapes不等于0说明有孤铜残留如果不删孤铜可能会引发生产工艺问题或EMC问题。那就要手动删除孤铜了菜单 Shape - Delete Islands此时孤铜会以另一种颜色高亮显示点击孤铜一般都能删掉但是遇到实在删不掉的孤铜可尝试拉线阻碍孤铜长成或者重新覆动态铜。总之要删到右侧 Options页面的Total on layer即当前层的孤岛数量0或者DRC报Isolated Shapes0为宜。4扣铜通常非封闭式电感、晶振等器件的肚皮下面是不能有覆铜的那就需要抠铜。菜单Shape–Manual Yoid/Cavity—Polygon画一个闭合区域这个闭合区域就不再会有覆铜了。23 统一修改位号的字号单独更改某个文字字号可选中该文字右键选Change Text block to再选个字号即可。欲统一修改所有器件位号的字号则需要多走几步菜单Setup - Design Parameters切换到Text页面点击Setup Text Size栏的那个“…“按键弹出TextBlock设置窗口我们修改未用的25号如下图填入数值。右侧Find窗只勾选Text。菜单Edit—Change在右侧Options窗class选Ref Def勾选Text Block并填入25然后在主界面拉一个框出来覆盖所有元件则所有元件的位号注意也包括其他Text文字都统一成了25号字体。24 修改测试孔丝印测试孔原本的位号是TPx不利于信号识别应该把信号名体现出来。一个笨办法是删除或修改原位号比如TP1的Text到具体信号名但是重新导网表则因为位号对不上会被删掉。一个轻量级办法是把原先位于Ref Des/Topscreensilk的TP1右键Change Layer搬到Ref Des/Assembly层再菜单add—text在Option页面选Ref Des/Silkscreen_TopText block1这样可以给测试孔手动新增一个丝印名了。注意上面的方法都不值得推荐仅临时应急可用。因为你一旦执行菜单place—update symbles选中该测试孔封装再Refresh原配的TP1又回来了最佳实践应该是修改测试孔在原理图里面的位号是信号名而不是TP1。这里还需要如下图配置Text block1的参数。25 输出光绘Gerber在Allegro中尝试输出光绘Gerber这TM才是最反人类的我从Tango用到Protel再到AD输出光绘文件从来都没有这么麻烦和容易出错过。我简直要跪了。1设置GERBER文件路径菜单Setup→User Preference Editor在File_management→Output_dir→ads_sdart后方的Value一栏填上需要保存的路径即可一般是单独新建的一个名叫Gerber的文件夹。2设计规则校验菜单Tools→Database check选中三个选项点“Check“按键要报”DRC errors: 0“才对。后面输出Gerber文件点击Create Artwork按键可能仍会要求再来一次Database check。3添加需要输出Gerber的层请事先务必准备好足够的耐心。推荐找朋友要一个现成的已经成功输出过gerber的brd文件 Gerber输出层都已经配置好了的删掉原图重新画板框再导入网表画图完了就不用再手工配置Gerber输出层了岂不美哉除了板框向导默认已经帮你填好的三层其他必要层就必须手工添加了注意这里不要用下方的Add按键而用右键点TOP层选Copy就会多一个copy_of_TOP层然后双击copy_of_TOP改名成toppastemark。注意改名后不要立即为toppastemark层增删要素需要先点击上方的“Domain Selection“按键再OK好像是能让软件接受这里已经新增了一层。展开toppastemark显然缺少必要元素请右键cut完再右键Add选BOARD GEOMETRY/OUTLINE和PIN/PASTEMASK_TOP。每层展开是这样的都需要手工添加其中TOP / BOTTOM层这是线路层也就是铜层。含义它定义了板子顶层和底层所有的铜线、铜皮Shape和焊盘。这是 PCB 最核心的层决定了电路怎么连通。top_silkscreen / bot_silkscreen这是丝印层。含义这是板子上那些白色的字和框。它用来标注元器件的位置、位号如 R1, C2、版本号或 Logo。这层没有电气特性纯粹是为了方便后续焊接和维修时识别元件。top_paste / bot_paste这是钢网层。含义这层是给 SMT 贴片工厂做钢网用的。它定义了哪些地方需要漏印锡膏。对于表贴元件SMD这个层通常和焊盘一样大或者稍小。对于插件孔Through Hole这层通常没有东西因为插件孔不需要过回流炉印锡膏。top_soldermask / bot_soldermask这是阻焊层。含义这是板子上那层绿色的油或其他颜色。逻辑是反的在这个层上画了东西的地方板厂就会开窗也就是不盖绿油露出底下的铜或焊盘以便焊接。没画东西的地方就会被绿油覆盖防止短路。NC_DRILL这是钻孔层。含义这层对应的是前面提到的 .drl 和 .rou 文件。它告诉钻孔机在哪里打孔、孔有多大。ADB / ADT这是装配层含义标明了所有元件位置、方向、轮廓的“地图”。总结当Gerber各层文件输出给PCB板厂时这些层分别变成了什么TOP/BOTTOM - 变成菲林片用来做线路曝光。soldermask - 变成菲林片用来印绿油。paste - 变成钢网用来印锡膏。silkscreen - 变成菲林片用来印字。NC_DRILL - 变成钻孔机读取的程序文件。注意请将每层右侧Undefined line width的值改成不是0这样板框等原先线宽就是0的后续在HQDFM导入Gerber后也可以显示出来。还有如果是中间电源层或地层该层在设计时就定义是负片那么右侧的Plot mode就应该选Negative。反而是mask层请仍然选Positive。3设置钻孔和铣削菜单Manufacture—NC—Parameters将format首值从默认值2改为5其他保持默认。 Format 5:5代表的是坐标数据格式5个整数位数 : 5个小数位数。扩大整数位数可防止大尺寸 PCB 的坐标数据溢出避免钻孔位置出错。比较反人类的是每次重新打开brd文件翻到这一页的Integer Places都会变回默认值2需要手工再改成5。菜单Manufacture—NC—Drill Legend单位选mm其他保持默认点击OK。将钻孔汇总表方框放在PCB板框周围即可。请注意看第一个也就是最小钻孔孔径Finished size以大于等于0.3mm为宜。菜单Manufacture—NC—NC Drill勾选1/3/4项点击Drill输出*.drl文件用于指导钻孔机用圆形的钻头打圆孔。菜单Manufacture—NC—NC Route保持默认点击Route将生成 .rou 文件Routing file路由/铣削文件用于指导铣刀Router去切割非圆形孔或板子外形。菜单Manufacture—Artwork将General Parameters—Format—Integer Places的整数位从默认值2改成5。比较反人类的是每次重新打开brd文件翻到这一页的Integer Places都会变回默认值2需要手工再改成5。菜单Manufacture—Film Control点击Select All再点击Create ArtworkGerber出图成功。注意每次生成Gerber前都请记得先把输出目录下的历史文件删掉然后重新来一遍NC Drill、NC Route、Create Artwork。这个Allegro比较反人类的地方它每次Create Artwork文件不是覆盖而是新增1、2、3后缀名。如果历史文件是错的就会叠加到正确版本上比如下图这个soldermask暴露狂生成Gerber之后推荐用华秋DFM免费软件核查并浏览。做一下DFM检查在3D效果图上看是否需要调整一下丝印等。26 输出装配图用华秋DFM软件调入Gerber之后菜单“文件—输出装配图”即可导出pdf格式的装配图实际上就是top/bottom screensilk。27 生成SMT厂所需要坐标文件菜单File—Export—Placement… 弹出窗中选Body Center嘉立创SMT要求坐标文件不能有感叹号而如果选Symbol origin就会生成感叹号点击“Export”按键生成坐标文件。打开一个place_txt.txt如下图封装名前面多了一个“m”的就意味着器件有Mirrow过即是放置在bottom层的。没有m的器件就是放置在top层的。28 生成SMT厂所需要BOM附件是嘉立创格式的PCBA BOM29 嘉立创下单PCBSMT到嘉立创官网下载嘉立创PC端下单助手准备5pcs 10*10以内的优惠价PCBSMT。先下PCB订单上传PCB并确定好加工要求提交审核。再下SMT订单选刚才那个已提交的PCB订单然后如下图提交BOM和坐标文件。然后需要手工确认元器件的旋转方向重点关注插件、MOS管、LED、QFN的第一脚等软件右侧是3D仿真图提供了交互式按钮可以旋转好方位。只为了最后可以选择我已修改并确认好器件方向按修改后直接贴片焊接。这是免费的。否则你需要额外付费10元请嘉立创技术员帮你调整到位。我发现这里确认元件的小功能对手工焊接非常友好点击左侧元件栏就能在右侧看到蓝色高亮的器件位置。不可避免地会有元件是立创商城SMT库中缺货的或者异常昂贵的所以我们可以选择淘宝采购然后邮寄给嘉立创。注意邮寄物料的包装袋上务必请标注必要的信息比如SMT订单号、立创商城的物料代码等。注意如果在下SMT订单之前就已经把物料邮寄给嘉立创则每种物料能省5元钱的邮寄入库费。
十天入门Allegro 17.4
发布时间:2026/5/28 9:18:27
VIP用户可以用PC浏览器下载pdf文档非VIP用户可电邮14518918qq.com索取图文版pdf甚至双层板的dsn/brd。Candence可以简单看成两部分软件画原理图的Orcad和画PCB的Allegro。Orcad画原理图相对简单这里不再赘述大概就是把网络标号放到连到器件管脚的线上信号有跨页那额外加个off-page就好基本上就能成功画好原理图并导出网表了。单Allegro画PCB就比较地反人类操作繁琐心理扭曲遇到一个小问题半天搞不定比如单个过孔如何放置这么简单而常用的操作都会令新学者抓狂。会Allegro的Layout工程师在公司都像爷一样被供着。我也想体验一下被尊敬是啥感觉所以五一节就窝在书桌前跟AI拼命看看普通小白能不能学会先说结论Allegro十天入门有志者事竟成。然后连豆包承认这种硬核工业 EDA不能靠 AI 照本宣科教越教越坑还不如老工程师实操笔记、跟着成熟工程模板摸。找老工程师实操教程、对着现成工程拆逻辑才是唯一靠谱的路AI 确实扛不住 Cadence 这种级别的老工业软件。所以五一节以来我先是死磕千问豆包就算了一来就给我根本不存在的菜单或指令原地升天沮丧至极不行了就找Tom求教或远程桌面。当然Tom极力推荐了我以前徒弟Scott起草的《Cadence入门培训.doc》Tom说他当年就是靠这个文档才学会并存活下来的。我自认为本文比《Cadence入门培训.doc》更贴近小白。用Allegro画PCB跟打单机游戏一样好耍就是纯鼠标操作不费脑。但是专业术语比较繁杂操作步骤异常繁琐一不留神就犯迷糊故图文于此兹以备忘。这八天来我的最大感受就是——在AI时代一些基础操作就没有学不会的而只有学不精或压根儿就没想认真学的。本文将逐一分解完整的PCB画板流程新建板框 → 倒角 → 库设置 → 导入网表 → 布局 → 走线 → 覆铜 → Gerber。1 下载Candence请参考吴川斌大神的博客https://www.mr-wu.cn/cadence-orcad-allegro-resource-downloads/一键安装阿狸狗。由于Cendence每次升级都像是重新发明了一遍软件一样除了名字还保持一样界面中菜单挪位置、命令改名、面板消失各种反人类罪行原地爆表。所以本文仅针对17.4。2 运行Allegro的PCB Editor 17.43 新建一个brd文件确定文件路径菜单File—New弹出一个New Drawing窗这里可以选“Board(Wizard)”即板框向导。点击“Browse…”按键确定一个文件路径比如D:\AllegroStudy\myPCB.brd。4 基于板框向导或纯手工制作一个矩形板框前面选Board(Wizard)这个板框向导可以快速完成那些枯燥且重复的基础设置比如定义板子大小、单位、层叠结构以及一些默认规则从而省去手动设置的繁琐步骤。首先确认是否要加载一个预先保存好的板级模板文件。我们是初学选No就好。然后确认是否要加载技术文件和参数文件。对新手来说直接保持默认的“No”选项即可我们可以在接下来的页面手工填值。然后确认是否要加载板符号文件保存了板框形状、安装孔位置、板卡轮廓等物理信息。对新手来说直接保持默认的“No”选项即可我们可以在接下来的页面手工填值。然后是确认尺寸单位是Mils主界面可轻松切换成mm幅面是A注意原点默认是图纸中心但建议选第一个即从左下角作为原点。然后设置栅格步进1mil不宜太大和层数22层板。默认选中Generate default artwork films意思是让系统自动为你创建输出生产文件Gerber 文件所需的配置这能帮你省去后续手动建立输出层的麻烦系统会自动帮你建好顶层、底层、阻焊层等标准层。但在输出Gerber前仍然需要用户手动添加必要的N个输出层。然后设置信号层由于之前选择的是2层板所以系统自动生成了顶层和底层且都默认为信号层。如果之前选的是4层或更多这里可能会出现“Power Plane”电源层/负片那时就需要选择该层是信号层还是电源层。注意默认勾选的Generate negative layers for Power planes意思是为电源层生成负片负片的意思是在该层上画线代表“挖空铜皮”没画线的地方全是铜负片通常用于内电层文件体积小处理速度快。然后设置最基本的设计规则Design Rules和过孔Via类型。这里决定了你的板子“线有多粗”、“线之间隔多远”以及“过孔打多大”。其中最小线宽 8mil如果空间很紧凑可以填 6 mil最小线间距 8mil如果空间很紧凑可以填 6 mil最小线到焊盘间距 8mil最小焊盘到焊盘间距 10mil。过孔via20外径20mil)注意后期需修改成嘉立创常规过孔即内径12 mil (0.3mm)且外径20 mil (0.5mm)因为而内径小于0.3mm的过孔一般就会要求加钱了。然后设置外形轮廓选第二个矩形。然后设置板子尺寸27561969mil即7050mm、Keepin允许禁线区到板边内缩尺寸20mil、元器件到板边内缩尺寸50mil等。至此板框向导结束。至此我们得到一个尺寸70*50mm的2层板的板框。如果之前不选板框向导而是直接new了一个Board那就只能手工画一个板框了。菜单add-rectangle然后在右侧Option栏选Board Geometry的Outline层。选放置矩形并填入宽2755.9170mm且高 1968.5050mm这之后就可以在主界面挪动鼠标左键放置板框了。然后再用菜单Edit-Z-copy构造一个内缩20mil的keepin布线区。5 板框倒角一般都要给PCB四个锋利的直角进行倒角避免刺伤用户。无论是板框向导生成的矩形边框还是手动新增的rectangle请注意它们都是shape闭合框不是一段一段独立的line线但倒角的对象必须是交于一点的两段line线。所以倒角前需要先打散这些shape到line菜单Shape - Decompose Shape在右侧Options窗口中选拷贝到Board Geometry的Outline层而且勾选删掉原shape。然后左键选中原板框右键Doneshape就被打散成line了只剩下四条边的灰色line在Board Geometry的Outline层。如果只倒一个角菜单Manufacture - Drafting - Fillet右侧Option的半径填40mil然后先后选中两条交接的板框线就能看到倒角效果了。但我们要倒四个角。其实没有必要一个角一个角地倒角这里有个小技巧我无意中发现的就是将第条边的line重构成shape善用Options即可。菜单Shape - Compose Shape它的Options页面自带了一个Round corners参数填入半径40mil并勾选上面全部四项选shape位于Board Geometry的Outline层。然后去绘图区左键拉框选中左上角两条线再选中右下角两条线倒了角的shape边框就成了最后右键Done。同理keepin也应该倒角。菜单Shape - Decompose Shape但Options似乎不能选subclass到Route Keepin/All那就选拷贝到Board Geometry的Outline层好了反正待会儿重构shape时还要指定目标层。然后用菜单Shape - Compose Shape自带倒角功能就是Options里面那个Round corners填入半径40mil并勾选全部四项这里Active class选Route Keepin/All层。至于上图中package keepin紫色框就不用再倒角了。6 设定库所在目录Allegro脑回路比较清奇的是焊盘有库文件叫*.pad然后不同焊盘组合成的元件库文件叫*.psm。我们编译焊盘库文件*.pad应用程序的是PadStack Editor.exe编译元件库源文件*.dra应用程序的是PCB Designer.exe.dra源文件一旦成功存盘就会同时生成编译好的库文件.psm。所以在调入网表前需要先指定好用户自建的*.pad和*.psm文件所在目录菜单Setup–User Preferences…然后找到左侧Paths—Library点击右侧padpath和psmpatch右侧的“…“按键新增用户自建的*.pad和*.psm文件所在路径名。强烈推荐从前人已经验证过的*.brd文件导出*.pad和*.dra/*.psm等库文件然后自用。菜单File-export选Logic/Netlist…然后在Export Logic/Netlist窗口先确定Logic typeDesign entry CIS再点击Export to directory右侧的“…”按键选中一个用户封装库目录最后点“Export”即可将当前brd的所有元器件封装导出到刚才指定的用户封装库目录。但是我们可能只需要从当前用户封装库目录抽取一个目标器件的封装比如垂直安装的SMA它的dra文件名是SMA3.dra我们不仅需要拷贝SMA3.dra还需要拷贝SMA3.psm及其用到的焊盘*.pad。如何确认这个SMA3封装库都用了哪些焊盘呢菜单Tools—Padstack—Modify Design Padstack就能在右侧Opetion页面看到所用焊盘的名称了。所以需要复制的文件就有SMA3.dra、SMA3.psm和SMA_1.pad、SMA_2.pad。当然还有更便捷的方式是双击SMA3.dra文件然后File—export—library到你的指定目录点export之后SMA3.dra所依赖的SMA_1.pad和SMA_2.pad就一口气被复制到你的库目录中了还没有完你还得save as当前SMA3.dra到的库目录这样SMA3.dra和SMA3.psm才顺利地被复制到你的库目录中了。至此你才拥有了全部一个器件库的全部.dra .psm .pad文件。7 导入网表和放置器件封装菜单File—Import-- Logic/Netlist…在弹出的窗口中选Import logic typeDesign Entry CIS (Capture)选Import directory为你的OrCAD输出的网表目录然后点击Import按键。然而导入网表后板框内空空如也这暴露了Allegro反人类的一个特点即导入网表只是把元件“加载”到了数据库里但它们默认是处于“未放置Unplaced”状态需要用户自行呼出来放置。菜单Place - Quickplace…在弹出窗中选Place All Components单选项然后点击Place按钮。此时鼠标会变成“附着”了一堆元件的状态先点place按键在绘画区个空白处点击左键所有元件就全部进入绘画区了。最后点OK关闭Quickplace弹窗。如果在布局过程中不慎删除了某个器件。或者更新了原理图添加了器件。那就需要添加未出现的器件到当前绘画区。还是菜单Place - Quickplace…在弹出窗中选Place All Components再place就能看到新器件出现了而已经布好局的老器件都还在原地待命。如果想临时手动新增一个封装到brd比如SC70菜单Place—Manually在Placement弹窗的Advanced Setting标签页先勾选Library否则可选封装就只有已经放置在brd中的这些而没有封装库这么全。然后切回Placement List标签页下拉框选Package symbols此刻所有的封装库都列出来了要么自己翻页搜索要么在Match框填入关键词比如“sc70”再回车如果找到了会在Quickview这里显示封装图在Package symbols列表中也会出现SC70的复选框。勾选它然后鼠标挪到绘图区应该能看到鼠标上悬浮了一个封装点左键放置。8 方便布局的视觉设置比如在摆放器件和调整丝印时可以在Visible窗不勾选All则铜线和覆铜都不显示将会比较容易识别器件和文字。9 隐藏不必要的信息菜单Display–Color/Visibility…隐藏器件的管脚序号请取消勾选Geometry–Package geometry–Pin_Number。菜单Display–Color/Visibility…隐藏器件的value、Type、Userpar等信息请取消勾选Geometry–Package geometry—对象。10 手动移位左键长按某对象对象高亮后即可仍按住左键拖拽Drag进行移位如果拖拽的对象是过孔则过孔上的线会跟着随动但如果拖拽的对象是元件元件上的线不会随动。如果只想动过孔位置而不想过孔上的线跟着随动就需要用移动Move而且Move支持精确移位。11 精确移位move某对象在command窗填i x y是移动到绝对地址x, y填ix x y是移动相对x轴x格和y轴y格。12 对齐元件需要对齐一行或一列元件时需要用到右键菜单的Align components。但是如果你当前的Application ModeGeneral Edit就可能看不到右键菜单的Align components这一栏。必须右键Application Mode - Placement Edit这样右键菜单栏就会出现Align components了。选Align components就可以在右侧Options页面选对齐模式了。注意这里的spacing栏的Equal spacing数值比较反直觉是一个相对间距值。就是说你需要先勾选Equal spacing测量出两个器件靠拢时的间距比如是84mil然后你想要两个器件间距100mil那么就再来一遍Align components并在Equal spacing填入100-8416并回车生效这样两个器件间距就是100mil了。注意到在Equal spacing下面还有一个减号与加号按钮和一个数值框意思是可以在现有间距基础上增加或减少多少数值的间距。写到这里我才恍然大悟居然可以这样用如果想要两个器件间距100mil应该这样操作首先来一遍Align components并在Equal spacing填入0然后测量中心距得84.0240mil最后再来一遍Align components并在Equal spacing数值框填入100在Equal spacing数值框下面的数值框填入84.0240点一下减号。这样操作下来Equal spacing数值将自动变成100-84.024015.976而且两个器件的间距就确实是100mil了。居然不能直接指定两者中心距是100mil就比较反人类。注意在Application Mode - Placement Edit模式下摆放器件时如果你需要看到临近器件的对齐辅助线就推荐在这里把下面几个勾选项给勾上器件布局时有奇效。13 模式切换前面已知要呼出对齐菜单就必须右键Application Mode - Placement Edit。但是在这种模式下你会发现Find窗口无法选中走线Clines了。此刻又必须右键Application Mode- General Edit才能选中走线或拉线。Allegro总是能让你感觉到它的左右不定变幻莫测。14 更新器件封装比如SOT23.dra原生库没有顶层的器件框丝印就不安逸。如果自建了一个SOT23.dra需要在Library path的psmpath栏点“…”在弹出的窗口中添加自建SOT23.dra所在目录并将该目录调整到第一行。然后回到绘图区菜单Place—Update symbols在弹出的窗口中点一下PackageSymbols文件夹使之展开勾选SOT23后点击“Refresh”按键封装就被更新成自建的SOT23.dra了。但千问不建议自建库的封装名和原生库的封装同名最好是修改原理图把封装名改成不同于原生库封装名的自建库的封装名这样就不用把自建库所在目录调整到psmpath的第一行去鸠占鹊巢了。同样的如果位号被误删也可以通过菜单Place—Update symbols勾选被误删位号的封装点击“Refresh”Ref Des的TopSilkScreent就能恢复出来但需要用户自己更改字号。15 创建一个自用的via20过孔目标内径13mi外径20mil焊环不露铜方便PCB加工时绿油塞孔。1运行Padstack Editor2Start标签页选Via3Drill标签页内径13mil4外径20mil反焊盘40mil5solder mask选None即不露铜存盘取名via20注意看存盘目录D:\Cadence\SPB_17.4\share\pcb\pcb_lib\symbols这是软件默认的调取元件封装的目录默认存在于library path中的。有了过孔文件还不够就像生了娃有了出生证在padpath表明via20.pad文件路径还得上户口物理约束要生效才能享受公民待遇一样。先搞出生证菜单栏 Setup - User Preferences…在左侧树状列表中找到 Paths - Library点击右padpath右侧的“…”按键在弹出窗口的底部勾选Expand看到via20.pad所在的D:\Cadence\SPB_17.4\share\pcb\pcb_lib\symbols目录已经在里面了就好。如果via20.pad放在用户目录就需要点击号图标手工填入via20.pad所在的用户目录路径名。千问建议更改好padpath之后重启一下Allegro以刷新库缓存。再上户口菜单栏 Setup - Constraints - Physical在左侧选择 Physical Constraint Set - All Layers横向滚动条往右拉双击Default Via 列弹出Edit Via List窗口再Filtered by name栏填入前缀名VIA上面的列表就都是VIA开头的了双击VIA20跳到右侧窗口就OK。至此Default Via 列的内容就是VIA:VIA26:VIA20了。16 更改某个过孔或全部过孔属性如果想针对某个特定过孔修改其属性比如外径搞大点。如果此刻已经在brd设计界面中菜单Tools—Padstack—Modify Design Padstack…选中这个过孔右键选Edit将弹出Padstack Editor窗口。当然如果想把所有via20过孔都改了就得改pad库请直接运行Padstack Editor.exe打开via20.pad文件进行修改。17 批量更换已放置的默认过孔VIA到自建via20注意注意由于之前首选的过孔是VIA可能我们早就用默认的VIA做过孔都拉好线打上VIA过孔了输出gerber才发现默认VIA坑爹这娃不带绿油的焊环是金灿灿的很不安逸那就要安排批量更换过孔到我们自建的via20。选中一个过孔右键选Replace padstack—All instances然后再弹出的Select a padstack的复选框输入via*回车下面列表框中应该出现via开头的pad选中Via20按OK这之后整个brd上跟原VIA过孔就都变成了via20过孔了。真的猛士应该杀伐果断。比如就从一开在约束管理器中的Vias栏就只留VIA20一种过孔。18 放置via20过孔这是最能淋漓尽致展现Allegro反人类的一种操作你以为放置过孔就是去橱窗指一下就能拿到一盒廖记棒棒鸡只能说太年轻了要知道Allegro居然连place—via这样的菜单都没有虽然提问千问和豆包如何放置单个过孔这俩都口口声声说请用菜单place—via直到我截屏place菜单如下才道的歉。凭什么放置一个过孔要先拉线再双击鼠标换层自动带出一个过孔完了还要删掉走线才能独留一个过孔我就想安安静静地放一个过孔这个要求不高嘛菜单Place—Via array在Option页面注意选取Via net到目标网络此刻不选网络则打出来的过孔是不带网络的事后只能选中该过孔右键选Assign net to via然后在options页面的Assign net name栏下点击“…“按键选取一个目标网络赋值到该过孔选取Via padstack/structure到目标过孔比如VIA20Thermal relief type选Full contactArrayparameters Type选Across windowed area。完了回到绘图区点一下左键放手拖动鼠标往右下角走会有一个方框跟随之后再点一下鼠标注意不要右键Done否则过孔会原地消失。只要挪出来不是拉出来你的鼠标左键早就释放了方框足够小就会只出现一个过孔但如果方框比较大就会出现过孔阵列了。还有一个办法就是从之前拉线再双击鼠标换层自动带出来的那个一个过孔身上打主意。选中这个过孔右键选Copy鼠标上就会悬浮一个同类过孔出来。然后挪到指定位置点左键放置此后过孔的网络就是所在线、焊盘、覆铜的同名网络了。19 拉线和优化走线菜单Route—Connect是拉线右侧Options页面可设置所在层和线宽等关键参数。不要怕走出来的线不规整软件专门留了一个Slide图标给你可以把歪歪扭扭的走线拉归一。我们一直强调对电源线要有最起码的尊重就是一定要比信号线走得宽一点以支持较大的过电流能力。所以需要修改线宽先选中一条走线右键选Change Width填入新线宽即可。20 差分对走线首先需要创建一个名为“100OHM_DIFF”的规则菜单Setup → Constraints → Constraint Manager进入设置界面在Physical Constraint Set–All Layers的Object—Name点右键选Create PhysicalCSet并在弹出的窗口中填入约束名100OHM_DIFF关闭窗口继续填入以“FR4板材1.6mm板厚差分100Ω的走线”为条件的约束数据。参数 当前值 换算 (mm) 说明Line Width Min/Max 3.5 / 3.5 mil 0.089 mm 线宽固定 3.5mil阻抗控制更稳定Min Line Spacing 5.0 mil 0.127 mm 线与线的最小间距大于工艺极限Primary Gap 8.0 mil 0.203 mm 差分线对间距边到边Neck Width 3.0 mil 0.076 mm 过孔 / 瓶颈区域线宽Neck Gap 7.0 mil 0.178 mm 瓶颈区域线间距(/-) Tolerance ±1.0 mil ±0.025 mm 间距公差留了合理的工艺余量然后要把两条线创建成差分对。菜单Setup → Constraints → Constraint Manager进入设置界面在Electrical → Net → Routing → Differential Pair选中同名加尾缀/-结尾的或_P/_N结尾的两个网络名比如TD和TD-点右键选Create-Differential Pairs然后可以看到刚才选中的TD和TD-将组成名为TD的差分对点Create。最后需要把规则器赋值到这个差分对在Net—All Layers找到TD这一行的差分对在Referenced Physical CSet这栏点一下有个下拉菜单选100OHM_DIFF然后配置参数就自动带出来了。前面设置好差分对规则和差分对信号之后现在就可以拉线了。菜单Route—Connect点中其中一个差分焊盘拉线出来如果是单根线请右键取消掉“Single Trance Mode”就是差分走线了。那什么时候需要“Single Trance Mode”呢就是走完差分线之后如果明显的有一条线比另一条线短就需要点击Delay Tune图标再选中短线点右键勾选Single Trance Mode然后就可以拉一个黄线框就能看到蛇形走线了。21 设置每10分钟brd自动存盘一次经常痛心疾首于设计文件忘了存盘计算机就关机或重启了。所以自动存盘就非常必要注意这个设置需要重启Allegro才能生效看到后面那个EffectiveRestart了吗22 覆铜1覆铜会遇到焊盘要不要做成热焊盘的问题。菜单Setup - Design Parameters…然后切换到shape页点击“Global Dynamic Shape Parameters… “按键在Thermal relief connects页面做设置。针对通孔 (Thru Hole) 设为 Orthogonal (十字)这就是热焊盘因为插件焊接时烙铁热量容易被大铜皮吸走不用热焊盘根本焊不上虚焊。针对过孔 (Via)通常用全连接 (Full Contact)。因为过孔不需要你拿烙铁去焊它是回流焊或者机器焊全连接阻抗更低载流能力更强。针对贴片元件 (SMD)千问说推荐用全连接(Full Contact)批量SMT时回流焊炉温曲线可以控制且全连接有利于散热和电气性能。但豆包说用热焊盘Thermal Relief防止在手工焊接时烙铁头的热量会瞬间被铜皮 “吸走”焊盘温度上不去焊锡就无法充分润湿极易出现虚焊、冷焊甚至焊盘脱落。最后Deepseek三易其说最终结论是对于绝大多数SMD焊盘尤其是连接到地或电源等大面积铜皮时应优先使用热焊盘防止立碑。等我把2:1的战绩给千问看千问承认AI现在就是个爱掉书袋的实习生能参考但不能全信。Deepseek也说你的学习态度和批判精神值得学习——连AI的答案都要验证这才是工程师该有的素养2覆地铜菜单Place—Rectangular右侧Options页面Class选Etch(铜皮subclass选Top顶层或Bottom底层shape fill选Dynamic Copper动态铜Shape Creation选Draw Rectangle手动画框然后鼠标挪到绘画区在板框外拉一个框右键Done。由于之前已经放置了一个比板框内缩20mil的keepin框所以覆铜将仅限于keepin框内部。3覆完铜可能会遇到孤铜残留的问题如果DRC有报错Isolated Shapes不等于0说明有孤铜残留如果不删孤铜可能会引发生产工艺问题或EMC问题。那就要手动删除孤铜了菜单 Shape - Delete Islands此时孤铜会以另一种颜色高亮显示点击孤铜一般都能删掉但是遇到实在删不掉的孤铜可尝试拉线阻碍孤铜长成或者重新覆动态铜。总之要删到右侧 Options页面的Total on layer即当前层的孤岛数量0或者DRC报Isolated Shapes0为宜。4扣铜通常非封闭式电感、晶振等器件的肚皮下面是不能有覆铜的那就需要抠铜。菜单Shape–Manual Yoid/Cavity—Polygon画一个闭合区域这个闭合区域就不再会有覆铜了。23 统一修改位号的字号单独更改某个文字字号可选中该文字右键选Change Text block to再选个字号即可。欲统一修改所有器件位号的字号则需要多走几步菜单Setup - Design Parameters切换到Text页面点击Setup Text Size栏的那个“…“按键弹出TextBlock设置窗口我们修改未用的25号如下图填入数值。右侧Find窗只勾选Text。菜单Edit—Change在右侧Options窗class选Ref Def勾选Text Block并填入25然后在主界面拉一个框出来覆盖所有元件则所有元件的位号注意也包括其他Text文字都统一成了25号字体。24 修改测试孔丝印测试孔原本的位号是TPx不利于信号识别应该把信号名体现出来。一个笨办法是删除或修改原位号比如TP1的Text到具体信号名但是重新导网表则因为位号对不上会被删掉。一个轻量级办法是把原先位于Ref Des/Topscreensilk的TP1右键Change Layer搬到Ref Des/Assembly层再菜单add—text在Option页面选Ref Des/Silkscreen_TopText block1这样可以给测试孔手动新增一个丝印名了。注意上面的方法都不值得推荐仅临时应急可用。因为你一旦执行菜单place—update symbles选中该测试孔封装再Refresh原配的TP1又回来了最佳实践应该是修改测试孔在原理图里面的位号是信号名而不是TP1。这里还需要如下图配置Text block1的参数。25 输出光绘Gerber在Allegro中尝试输出光绘Gerber这TM才是最反人类的我从Tango用到Protel再到AD输出光绘文件从来都没有这么麻烦和容易出错过。我简直要跪了。1设置GERBER文件路径菜单Setup→User Preference Editor在File_management→Output_dir→ads_sdart后方的Value一栏填上需要保存的路径即可一般是单独新建的一个名叫Gerber的文件夹。2设计规则校验菜单Tools→Database check选中三个选项点“Check“按键要报”DRC errors: 0“才对。后面输出Gerber文件点击Create Artwork按键可能仍会要求再来一次Database check。3添加需要输出Gerber的层请事先务必准备好足够的耐心。推荐找朋友要一个现成的已经成功输出过gerber的brd文件 Gerber输出层都已经配置好了的删掉原图重新画板框再导入网表画图完了就不用再手工配置Gerber输出层了岂不美哉除了板框向导默认已经帮你填好的三层其他必要层就必须手工添加了注意这里不要用下方的Add按键而用右键点TOP层选Copy就会多一个copy_of_TOP层然后双击copy_of_TOP改名成toppastemark。注意改名后不要立即为toppastemark层增删要素需要先点击上方的“Domain Selection“按键再OK好像是能让软件接受这里已经新增了一层。展开toppastemark显然缺少必要元素请右键cut完再右键Add选BOARD GEOMETRY/OUTLINE和PIN/PASTEMASK_TOP。每层展开是这样的都需要手工添加其中TOP / BOTTOM层这是线路层也就是铜层。含义它定义了板子顶层和底层所有的铜线、铜皮Shape和焊盘。这是 PCB 最核心的层决定了电路怎么连通。top_silkscreen / bot_silkscreen这是丝印层。含义这是板子上那些白色的字和框。它用来标注元器件的位置、位号如 R1, C2、版本号或 Logo。这层没有电气特性纯粹是为了方便后续焊接和维修时识别元件。top_paste / bot_paste这是钢网层。含义这层是给 SMT 贴片工厂做钢网用的。它定义了哪些地方需要漏印锡膏。对于表贴元件SMD这个层通常和焊盘一样大或者稍小。对于插件孔Through Hole这层通常没有东西因为插件孔不需要过回流炉印锡膏。top_soldermask / bot_soldermask这是阻焊层。含义这是板子上那层绿色的油或其他颜色。逻辑是反的在这个层上画了东西的地方板厂就会开窗也就是不盖绿油露出底下的铜或焊盘以便焊接。没画东西的地方就会被绿油覆盖防止短路。NC_DRILL这是钻孔层。含义这层对应的是前面提到的 .drl 和 .rou 文件。它告诉钻孔机在哪里打孔、孔有多大。ADB / ADT这是装配层含义标明了所有元件位置、方向、轮廓的“地图”。总结当Gerber各层文件输出给PCB板厂时这些层分别变成了什么TOP/BOTTOM - 变成菲林片用来做线路曝光。soldermask - 变成菲林片用来印绿油。paste - 变成钢网用来印锡膏。silkscreen - 变成菲林片用来印字。NC_DRILL - 变成钻孔机读取的程序文件。注意请将每层右侧Undefined line width的值改成不是0这样板框等原先线宽就是0的后续在HQDFM导入Gerber后也可以显示出来。还有如果是中间电源层或地层该层在设计时就定义是负片那么右侧的Plot mode就应该选Negative。反而是mask层请仍然选Positive。3设置钻孔和铣削菜单Manufacture—NC—Parameters将format首值从默认值2改为5其他保持默认。 Format 5:5代表的是坐标数据格式5个整数位数 : 5个小数位数。扩大整数位数可防止大尺寸 PCB 的坐标数据溢出避免钻孔位置出错。比较反人类的是每次重新打开brd文件翻到这一页的Integer Places都会变回默认值2需要手工再改成5。菜单Manufacture—NC—Drill Legend单位选mm其他保持默认点击OK。将钻孔汇总表方框放在PCB板框周围即可。请注意看第一个也就是最小钻孔孔径Finished size以大于等于0.3mm为宜。菜单Manufacture—NC—NC Drill勾选1/3/4项点击Drill输出*.drl文件用于指导钻孔机用圆形的钻头打圆孔。菜单Manufacture—NC—NC Route保持默认点击Route将生成 .rou 文件Routing file路由/铣削文件用于指导铣刀Router去切割非圆形孔或板子外形。菜单Manufacture—Artwork将General Parameters—Format—Integer Places的整数位从默认值2改成5。比较反人类的是每次重新打开brd文件翻到这一页的Integer Places都会变回默认值2需要手工再改成5。菜单Manufacture—Film Control点击Select All再点击Create ArtworkGerber出图成功。注意每次生成Gerber前都请记得先把输出目录下的历史文件删掉然后重新来一遍NC Drill、NC Route、Create Artwork。这个Allegro比较反人类的地方它每次Create Artwork文件不是覆盖而是新增1、2、3后缀名。如果历史文件是错的就会叠加到正确版本上比如下图这个soldermask暴露狂生成Gerber之后推荐用华秋DFM免费软件核查并浏览。做一下DFM检查在3D效果图上看是否需要调整一下丝印等。26 输出装配图用华秋DFM软件调入Gerber之后菜单“文件—输出装配图”即可导出pdf格式的装配图实际上就是top/bottom screensilk。27 生成SMT厂所需要坐标文件菜单File—Export—Placement… 弹出窗中选Body Center嘉立创SMT要求坐标文件不能有感叹号而如果选Symbol origin就会生成感叹号点击“Export”按键生成坐标文件。打开一个place_txt.txt如下图封装名前面多了一个“m”的就意味着器件有Mirrow过即是放置在bottom层的。没有m的器件就是放置在top层的。28 生成SMT厂所需要BOM附件是嘉立创格式的PCBA BOM29 嘉立创下单PCBSMT到嘉立创官网下载嘉立创PC端下单助手准备5pcs 10*10以内的优惠价PCBSMT。先下PCB订单上传PCB并确定好加工要求提交审核。再下SMT订单选刚才那个已提交的PCB订单然后如下图提交BOM和坐标文件。然后需要手工确认元器件的旋转方向重点关注插件、MOS管、LED、QFN的第一脚等软件右侧是3D仿真图提供了交互式按钮可以旋转好方位。只为了最后可以选择我已修改并确认好器件方向按修改后直接贴片焊接。这是免费的。否则你需要额外付费10元请嘉立创技术员帮你调整到位。我发现这里确认元件的小功能对手工焊接非常友好点击左侧元件栏就能在右侧看到蓝色高亮的器件位置。不可避免地会有元件是立创商城SMT库中缺货的或者异常昂贵的所以我们可以选择淘宝采购然后邮寄给嘉立创。注意邮寄物料的包装袋上务必请标注必要的信息比如SMT订单号、立创商城的物料代码等。注意如果在下SMT订单之前就已经把物料邮寄给嘉立创则每种物料能省5元钱的邮寄入库费。