高层次综合设计中一些细节

TRIPCOUNT 指令的使用1.TRIPCOUNT 不影响综合结果只是综合报告用的2.c/rtl协同放在的Latency不受到TRIPCOUNT的影响即使不使用TRIPCOUNT 最后也会仿真出来实际的Latencyassert限制是影响综合的1.如果在代码中使用 C 语言 assert 宏那么 Vivado HLS 可将其用来自动判定循环限制并根据这些限制创建大小精确的硬件。Resource Profile视图上图中Bits P0表示Port0的位宽Bits P1表示Port1的位宽Bits P2表示Port2的位宽RTL验证上图可以看出Function Interval Function Latency 1关于RTL代码的使用不建议直接使用代码推荐使用IP1.赛灵思不建议将 verilog 或 vhdl 文件夹中的文件直接用于您自己的 RTL 综合工程。赛灵思建议改用已封装的 IP 输出文件2.如果将 verilog 或 vhdl 文件夹中的文件复制出并用于 RTL 综合那么您自行承担正确使用这些文件夹中存在的任意脚本文件的责任。