Cadence原理图封装库创建与管理：以Intel FPGA EP3C25F324为例 1. 项目缘起与准备工作手头有一批Altera现在叫Intel FPGA了的EP3C25F324芯片放着也是放着不如拿出来做个项目顺便把整个Cadence的设计流程走一遍从原理图库开始到PCB再到最后的打板焊接。软件用的是Cadence 16.3虽然版本不算新但胜在稳定流程也经典。这个系列文章我会把每一步的操作、踩过的坑、以及一些个人觉得好用的技巧都记录下来所有设计文件也会开源。今天这篇就从最基础的——为EP3C25F324创建原理图封装库开始。无论你是刚接触Cadence的新手还是想重温一下标准流程的老鸟希望这篇详尽的记录都能给你带来一些直接的参考价值。在开始画任何一根线之前准备工作至关重要。对于FPGA、MCU这类引脚众多的器件直接从官网获取官方推荐的原理图符号和PCB封装是避免低级错误、提升设计效率的最佳实践。AlteraIntel在这方面做得一直不错提供了主流CAD工具的封装库。我们的第一步就是去找到并下载EP3C25F324对应的Cadence格式文件。2. 官方资源获取与文件管理2.1 定位与下载官方库文件首先打开Altera的官方网站。这里需要注意由于公司并购相关资源现在可能整合在Intel的FPGA支持页面下。一个更直接的方法是使用搜索引擎关键词可以设为“EP3C25F324 Cadence symbol library”或“Altera FPGA CAD library”。不过根据我多年的经验官方的“Board Layout Resources”或“CAD Library”页面是起点。通常你会在支持页面的“设计资源”或“文档”部分找到“CAD库”或“符号与封装”的链接。以EP3C25系列为例你需要找到并下载两个关键文件原理图符号库文件通常是一个.OLB(OrCAD Library) 文件里面包含了芯片的原理图图形符号。PCB封装库文件可能是一个.DRA(Package Symbol) 或.PSM(Package Symbol Master) 文件或者包含在更大的.BRD或封装库文件中。对于初学者先从原理图符号开始。找到后将这两个文件下载到本地。我个人的习惯是在项目根目录下建立一个清晰的文件夹结构。例如我在D盘创建了D:\cadence_ep3c25f324_liangziusb这个文件夹然后把下载的文件直接放了进去。这一步看似简单但建立规范的文件管理习惯是后续团队协作、版本管理以及自己日后查找修改的基础能避免大量“文件找不到”的混乱。2.2 启动OrCAD Capture CIS并检查文件接下来启动Cadence套件中的OrCAD Capture CIS。这是Cadence体系下最常用的原理图设计工具。启动后我们首先打开刚才下载的官方库文件EP3C25.OLB。操作路径是File - Open - Library...然后浏览到你的项目目录选择EP3C25.OLB文件并打开。打开后在软件左侧的工程管理窗口你应该能看到一个以EP3C25.OLB命名的库文件被加载进来。点击其前面的“”号展开理论上就能看到里面包含的元件其中就有我们需要的EP3C25F324。注意有时官方提供的.OLB库是压缩包格式如.ZIP需要先解压。另外不同版本Cadence的库文件可能存在兼容性问题。如果你用的是16.3版本打开老版本如15.x的库通常没问题但打开更新版本如17.x的库可能会提示转换或报错。所以尽量下载与你自己软件版本匹配或更早的库文件。3. 创建个人元件库并导入符号3.1 新建个人库文件我们不建议直接在官方库文件里修改最佳实践是创建一个属于自己的项目库将需要的官方符号复制过来再进行个性化调整或直接使用。在OrCAD Capture CIS中点击File - New - Library。这时在工程管理窗口会出现一个新的库文件默认名称为library1.olb。3.2 重命名与保存库文件接下来我们需要给这个库起一个有意义的名字并把它保存到我们的项目目录中。在工程管理窗口中右键点击library1.olb。在弹出的右键菜单中选择Save As...。在弹出的保存对话框中做两件事命名将文件名改为mylib_liangzisub.olb名称可以根据你的项目或个人习惯自定义但建议包含项目或所有者标识。选择路径浏览并定位到我们之前创建的项目目录D:\cadence_ep3c25f324_liangziusb。点击“保存”。保存成功后你会发现工程管理窗口中的库名称已经更新为mylib_liangzisub.olb。将个人库与项目文件放在同一目录下是一个非常好的习惯。这样在迁移工程或打包发给同事时库路径是相对路径或同一文件夹能极大减少因路径丢失导致的元件找不到的问题。3.3 从官方库复制元件符号现在我们有了空的个人库也有了包含目标元件的官方库。接下来就是“搬运”工作。在工程管理窗口展开官方库EP3C25.OLB找到EP3C25F324这个元件。用鼠标左键点住EP3C25F324直接将其拖拽到你的个人库mylib_liangzisub.olb上然后松开鼠标。如果操作成功你会在mylib_liangzisub.olb中看到新增的EP3C25F324元件。同时官方库中的原件依然存在这相当于进行了一次复制。至此EP3C25F324的原理图符号已经存在于你自己的项目库中了。你可以关闭官方库EP3C25.OLB右键点击库名选择Close后续操作将完全基于你自己的mylib_liangzisub.olb库。4. 原理图符号的检查与深度定制4.1 符号的初步检查双击mylib_liangzisub.olb中的EP3C25F324元件会打开元件编辑窗口。在这里你可以看到官方提供的符号全貌。对于FPGA符号通常是一个矩形框四周分布着大量的引脚。首先快速浏览一下检查几个关键点引脚编号是否与数据手册的引脚定义表一致特别是电源VCCINT, VCCIO、地GND、配置引脚如nCONFIG, nSTATUS, CONF_DONE, DCLK, DATA0等。引脚名称名称是否清晰、符合惯例例如电源引脚是否明确标注了电压域如VCCIO_3V3、VCCINT_1V2。符号外形是否清晰可辨对于BGA封装官方符号有时会按功能块如Bank对引脚进行分组排列这比纯粹按物理顺序排列要友好得多。4.2 理解与修改元件属性一个完整的原理图符号不仅仅是图形还附带了一系列属性Properties这些属性在后续的网表生成、PCB布局、物料清单BOM输出中起着至关重要的作用。在元件编辑界面按下快捷键CtrlE或右键点击符号选择Edit Part进入更深层的编辑模式。然后点击View - Package可以查看该元件封装下的所有部分对于多Part元件。对于EP3C25F324这种单一模块的芯片我们主要关注属性。在编辑模式下点击Options - Part Properties...会弹出属性对话框。这里有几个核心属性需要关注Part Reference元件位号前缀如“U”。这个一般不用改。PCB Footprint这是最关键属性之一。它指定了该原理图符号对应哪个PCB封装。官方库通常已经填好例如可能是EP3C25F324C8N或类似的封装名。你必须确认这个封装名与你即将使用的PCB封装库中的名称完全一致包括大小写。如果不一致后续导入网表时会报错。Value元件值对于IC通常填型号如“EP3C25F324C8N”。这个会显示在原理图上也是BOM的重要依据。其他属性如Description描述、Manufacturer制造商、Manufacturer Part Number厂商料号等。我强烈建议你完善这些信息。在Part Properties对话框的底部点击User Properties...可以添加自定义属性。例如添加Supplier供应商、Supplier Part Number供应商料号、Tolerance精度等。这些属性在导出BOM时非常有用能让你快速生成采购清单。实操心得养成在创建或修改库时就一次性把能填的属性都填好的习惯。不要在画完原理图后才想起来补那时可能要批量修改几十个元件非常麻烦。对于FPGA我通常会额外添加一个属性叫IO_Standard并设为默认值如LVCMOS33在原理图中可以根据实际引脚分配再修改这样能提醒自己和团队注意电平标准匹配。4.3 引脚属性与电气类型的精细化管理引脚是符号的灵魂。在元件编辑模式下双击任意一个引脚会弹出引脚属性对话框。这里需要仔细核对和设置Name引脚名称。确保与数据手册一致。对于电源和地名称要明确。Number引脚编号。必须与芯片数据手册的物理引脚编号以及PCB封装的焊盘编号100%对应。这是连接原理图逻辑和PCB物理实体的桥梁绝对不能出错。Shape引脚图形。常用有Line直线、Short短线、Clock时钟带三角、Dot低有效带小圈等。为nCONFIG、nCE这类低有效信号选择Dot形状可以提升原理图可读性。Type电气类型Electrical Type。这是非常重要但容易被忽视的设置。它决定了电气规则检查ERC的规则。主要类型有Input输入引脚。Output输出引脚。Bidirectional双向引脚如IO。Power电源引脚。Ground地引脚。Passive被动引脚如电阻电容的引脚。3-State三态引脚。必须根据数据手册为每个引脚正确设置电气类型。例如FPGA的普通IO应设为Bidirectional或Input/Output根据你的设计VCCINT设为PowerGND设为Ground配置引脚如nCONFIG设为InputnSTATUS可能设为Bidirectional因开源集电极输出。正确设置ERC可以帮助你在设计早期发现诸如输出引脚短路、输入引脚浮空等潜在错误。Pin Visible是否显示引脚名称和编号。通常都显示。注意事项对于FPGA引脚数量庞大手动设置每个引脚的电气类型非常耗时。官方库通常已经设置好。你的任务是检查特别是你计划使用的那些引脚。如果官方库没有设置或设置错误你可以利用OrCAD的批量编辑功能。在元件编辑界面框选一组同类型引脚如所有VCCIO然后右键选择Edit Properties...可以批量修改它们的Shape和Type。4.4 多Part元件与分模块绘制技巧对于引脚数量巨大的器件像这个324脚的FPGA把所有引脚画在一个符号里会导致原理图符号过于庞大占据大量图纸空间且连线混乱。标准的做法是使用多Part元件功能将芯片按功能模块拆分成多个子部分Part。OrCAD Capture CIS支持创建多Part元件。在创建新元件或编辑现有元件时在元件编辑界面点击Options - Package Properties...在Parts per Pkg中输入你想要的子部分数量例如4在Part Numbering选择Alphabetic字母编号如A, B, C, D或Numeric数字编号。然后通过View - Package或View - Next Part在不同子部分间切换将引脚合理地分配到各个子部分中。常见的分配方式有按电源/地划分将所有电源VCCINT, VCCIO等和地GND引脚集中在一个Part。按功能Bank划分FPGA的IO通常分成多个Bank可以按Bank划分Part。按接口类型划分如将所有的配置引脚、时钟引脚放在一个Part将普通的GPIO放在另一个Part。我的经验是对于EP3C25F324采用“电源Part 多个IO Bank Part”的方式比较合理。例如Part A放所有电源和地Part B放Bank 1的IO和配置引脚Part C放Bank 2的IO以此类推。这样在原理图设计中你可以根据电路模块将对应的FPGA Part放置在附近使连线非常清晰极大提升了原理图的可读性和可维护性。重要提示在分Part时同一个物理引脚绝对不能出现在两个不同的Part中。软件通常不允许你这样做但你在分配引脚时需要自己规划好。分Part只是图形表示上的分离电气上它们仍然属于同一个器件。5. PCB封装的关联与验证5.1 关联PCB封装原理图符号的PCB Footprint属性就像是一个“电话号码”告诉PCB设计软件“我这个符号对应的是你那边名叫XXX的封装。”在Part Properties中确认PCB Footprint属性已正确填写后这步就算完成了。但为了绝对可靠我们还需要进行“拨号测试”——验证这个封装是否真实存在且匹配。5.2 封装验证的实操流程仅仅在Capture CIS里填个名字是不够的必须确保在PCB设计工具如Allegro的封装库路径下存在一个同名且引脚定义一致的封装。获取封装文件回顾我们下载的官方资源应该有一个PCB封装文件可能是.dra和.psm文件对或者一个.brd文件。你需要将这些文件放置到Allegro的封装库搜索路径下。通常你需要一个.dra文件绘图文件用于编辑查看和一个同名的.psm文件焊盘图形文件Allegro调用必需。有时还需要.pad焊盘文件。在Allegro中验证打开Allegro PCB Editor。设置你的封装库路径Setup - User Preferences...在Paths类别下的Library里设置padpath和psmpath指向存放你封装文件的目录。验证封装是否存在可以尝试Place - Manually...在Advanced Settings标签页勾选Library然后在Placement List标签页下拉选择你的封装库看看EP3C25F324C8N或你填写的名称是否出现在列表中。更严谨的做法是直接查看封装在Allegro中File - Open...文件类型选择Drawing (*.dra)打开官方的封装绘图文件。仔细核对引脚数量是否与原理图符号和芯片手册一致324个焊盘编号Pin Number是否与原理图符号的引脚编号Number一一对应这是最核心的检查点。一个常见的错误是原理图符号的引脚编号是数字如“A1”而封装焊盘编号也是数字如“1”但两者代表的物理位置不对应。必须确保编号系统一致通常都遵循数据手册的球栅阵列编号如“A1”“B1”等。封装外形尺寸丝印框、器件实体占位面积是否与芯片数据手册的机械尺寸图相符特别是芯片本体和引脚球的位置。焊盘尺寸BGA焊盘的直径是否满足你的PCB工艺能力如激光钻孔的最小孔径官方库通常比较保守但如果你工厂工艺水平高可以适当缩小以提升布线空间。踩过的坑我曾经遇到过官方提供的封装其焊盘编号顺序与我在原理图符号中定义的顺序不一致比如原理图里引脚1对应A1但封装里引脚1对应的是M1。结果网表导入PCB后所有网络连接全乱套了。所以在关联封装初期花10分钟抽查几个关键引脚如电源、地、某个特定IO的对应关系能节省后期数小时的调试和改版时间。6. 库的管理与维护经验谈创建好一个元件库只是开始如何高效地管理和维护它才是长期项目成功的关键。6.1 库的版本与备份版本控制对于重要的个人库或公司库建议使用Git、SVN等版本控制系统进行管理。每次修改库文件如添加新元件、修正错误都提交一次并写好注释。这样你可以随时回溯到任何一个历史版本也便于团队协作。定期备份将你的库文件.olb,.dra,.psm,.pad等定期备份到云端或其它安全位置。硬盘损坏是常事。分离设计库与通用库我建议建立两个层级的库通用基础库存放电阻、电容、电感、通用逻辑芯片等标准件。这个库相对稳定。项目专用库存放像EP3C25F324这种特定项目的专用器件。项目结束后可以将验证无误的专用器件合并到通用库中。6.2 建立元件数据库CIS的考量OrCAD Capture CIS 中的 “CIS” 代表Component Information System。这是一个强大的功能它可以将元件库与外部数据库如Access, SQL Server, Oracle连接起来。数据库中可以存储元件的所有属性料号、制造商、供应商、价格、库存、描述、封装、参数等。使用CIS的好处保证数据唯一性与准确性原理图中调用的每个元件都直接链接到数据库中的一条记录避免了手动输入错误。实时BOM生成可以基于数据库信息实时生成包含最新料号、供应商、价格的物料清单。库存与采购管理在设计阶段就能看到元件库存情况避免选用停产或缺货物料。团队协同所有工程师共享同一个中央数据库保证了元件信息的一致性。对于个人或小团队初期可能觉得搭建CIS系统有点复杂。但如果你经常做项目我强烈建议至少用一个简单的Excel表格作为“准数据库”手动维护一份元件属性清单然后在绘制原理图后用脚本或手动方式将原理图属性与表格同步。这比完全散养要规范得多。6.3 设计复用与模块化对于FPGA核心板这种可能会在不同项目中复用的电路你可以将整个FPGA的原理图符号、周边电路电源、时钟、配置电路、调试接口做成一个原理图模块Hierarchical Block或者可复用子图Reusable Block。在Capture CIS中你可以将设计好的FPGA最小系统原理图保存为一个.OLB文件中的Schematic Folder或者直接创建成一个Hierarchical Block符号。这样在新的项目中你只需要像放置一个普通元件一样放置这个“FPGA核心模块”其内部的所有电路和连接关系就都包含了极大地提升了设计效率也保证了核心电路的一致性。7. 常见问题排查与解决技巧即使按照规范操作在创建和使用库的过程中也难免会遇到一些问题。这里记录几个典型问题及其解决方法。7.1 网表导入PCB时报错“找不到器件XXX的封装”问题现象在OrCAD中完成原理图设计导出网表Netlist后在Allegro中导入网表时提示某些器件无法找到封装。排查步骤检查原理图在Capture CIS中双击报错的元件查看其PCB Footprint属性值。记下这个值比如是EP3C25F324C8N。检查Allegro封装库路径在Allegro中确认User Preferences中的psmpath是否正确包含了存放该封装.psm文件的目录。注意路径中不要有中文或特殊字符。检查文件是否存在在文件系统中找到Allegro库路径确认是否存在EP3C25F324C8N.psm文件。注意.dra文件是绘图文件Allegro调用封装时真正需要的是同名的.psm文件。检查封装名一致性确保原理图中的PCB Footprint名称与.psm文件名完全一致包括大小写和空格。EP3C25F324C8N和ep3c25f324c8n在有些系统上会被认为是不同的。检查封装类型有些封装需要额外的.pad文件。确保焊盘文件也在padpath指定的目录下。解决方案根据排查结果修正错误的封装名或将缺失的封装文件放到正确的库路径下。最稳妥的方式是在开始设计前就在Allegro中预先放置Place一下这个封装确认能成功调用。7.2 原理图中元件引脚显示为空心矩形问题现象从官方库复制过来的元件或在编辑后元件的引脚显示为空心矩形而不是正常的引脚线。问题原因这通常是因为引脚的长度Pin Length被意外设置为0或者引脚图形Shape属性设置异常。解决方案在元件编辑模式下双击有问题的引脚。在引脚属性对话框中检查Pin Length通常设置为30或其它合适的数值单位是0.1英寸。检查Shape确保不是Zero Length或其它异常图形。也可以尝试选中该引脚在右侧属性面板如果打开的话中修改Pin Length。7.3 电气规则检查ERC报出大量电源引脚连接错误问题现象进行ERC检查时报告许多电源网络如VCC3V3有多个驱动源Multiple Outputs或者电源引脚类型冲突。问题原因原理图符号中电源引脚如VCC的电气类型Type被错误地设置成了Output或Passive而不是Power。ERC规则认为Power类型的引脚是全局连接的不会报错而Output类型的引脚如果连接到一起就会被认为存在冲突。解决方案批量修改原理图符号中所有电源和地引脚的电气类型为Power和Ground。方法如前所述在元件编辑模式下框选所有电源引脚右键编辑属性统一修改Type。7.4 多Part元件在原理图中位号不连续问题现象一个FPGA被分成U1A, U1B, U1C, U1D四个部分。放置到原理图后位号变成了U1A, U2A, U3A, U4A而不是期望的U1A, U1B, U1C, U1D。问题原因在放置元件时没有使用“放置多Part元件”的正确方式。如果每次都是从库中单独拖拽同一个元件的不同Part软件会认为它们是独立的器件。正确操作在原理图页面按P键或点击放置元件按钮。在元件选择框中找到你的多Part元件如EP3C25F324。第一次放置时会放下Part A如U1A。紧接着不用再次打开元件库直接移动光标并点击鼠标左键就会自动依次放置Part B (U1B), Part C (U1C)……软件会自动识别这是同一个器件的不同部分。补救措施如果已经放错可以手动修改位号。在原理图中双击位号如U2A将其改为U1B软件通常会提示“位号重复”选择“自动重命名”或“继续”它会自动帮你调整后续部分的位号。创建原理图封装库是硬件设计万里长征的第一步也是最需要耐心和细致的一步。磨刀不误砍柴工一个准确、规范、属性完整的元件库能为后续的原理图设计、PCB布局、乃至生产制造扫清无数障碍。对于EP3C25F324这样的复杂芯片充分利用官方资源在此基础上进行严谨的检查和必要的定制是最高效可靠的做法。记住库管理是硬件工程师的核心技能之一投资时间建立和维护一个好的库系统长远来看回报巨大。在接下来的部分我们会基于这个创建好的库开始绘制FPGA最小系统的原理图。