Verilog 中 nmos、pmos、cmos 的原理与区别

在 Verilog HDL 中nmos、pmos和cmos是内置的开关级Switch-Level原语primitives用于在晶体管级建模数字电路。一、基本原理1. nmosN 沟道 MOS 开关语法nmos [实例名] (output, data_in, control);原理当控制信号control 1时开关导通output data_in当控制信号control 0时开关截止output z高阻态真值表controldata_inoutput0xz1001112. pmosP 沟道 MOS 开关语法pmos [实例名] (output, data_in, control);原理当控制信号control 0时开关导通output data_in当控制信号control 1时开关截止output z高阻态真值表controldata_inoutput0000111xz与 nmos 控制极性相反。3. cmos互补 MOS 开关语法cmos [实例名] (output, data_in, ncontrol, pcontrol);原理相当于一个 nmos 与一个 pmos并联组成的传输门Transmission Gate。等效结构nmos (output, data_in, ncontrol); pmos (output, data_in, pcontrol);通常ncontrol和pcontrol是互补信号ncontrol 1、pcontrol 0→ 开关导通ncontrol 0、pcontrol 1→ 开关截止二、三者的区别特性nmospmoscmos端口数3out, in, ctrl3out, in, ctrl4out, in, nctrl, pctrl控制信号1 个高有效1 个低有效2 个互补信号导通条件ctrl 1ctrl 0nctrl1, pctrl0传输 1较弱有阈值损失强强无损失传输 0强较弱强无损失等效结构单 N 管单 P 管N 管 P 管并联传输门典型应用下拉网络上拉网络传输门、多路选择器三、使用示例示例 1CMOS 反相器module inverter(out, in); output out; input in; supply1 vdd; supply0 gnd; pmos p1(out, vdd, in); // PMOS 接 VDD nmos n1(out, gnd, in); // NMOS 接 GND endmodule示例 2CMOS 传输门module tx_gate(out, in, en); output out; input in, en; wire en_bar; not (en_bar, en); cmos sw(out, in, en, en_bar); endmodule四、要点总结nmos / pmos单管开关控制极性相反nmos 适合传 0pmos 适合传 1。cmos等价于 nmos 和 pmos 并联能无失真地传输 0 和 1是 CMOS 工艺中传输门的核心。这些原语属于开关级建模主要用于晶体管级电路仿真不可综合为实际门电路综合工具一般不支持更多用于教学、仿真验证和定制单元库建模。还可指定驱动强度如nmos (strong1, weak0) n1(out, in, ctrl);用于精确模拟电气特性。