I2C总线协议与i.MX23实战：从两线制原理到DMA高效编程

1. I2C总线协议嵌入式世界的“电话会议”系统如果你玩过嵌入式开发尤其是单片机或者像i.MX23这样的应用处理器那你肯定绕不开I2C。这东西就像设备之间开“电话会议”的规则手册。想象一下在一个电路板上有十几个“参会者”比如温度传感器、EEPROM存储器、陀螺仪它们都需要跟“会议主席”主处理器汇报工作或接收指令。如果每个设备都单独拉一根电话线数据线到主席那里板子早就变成“盘丝洞”了。I2C的聪明之处就在于它只用两根线——一根时钟线SCL负责统一节奏一根数据线SDA负责传递信息——就让所有设备有序地“发言”和“倾听”。我最初接触I2C是在调试一个传感器模块时逻辑分析仪抓出来的波形像天书什么起始条件、应答位、重复起始条件看得人头大。但当你真正理解其背后的“社交礼仪”后就会发现它设计得极其精妙。今天我就结合飞思卡尔i.MX23应用处理器的实际编程带你从最底层的波形时序一直走到利用DMA进行高效批量读写的实战代码。无论你是刚入门的新手还是想深入了解特定处理器实现的开发者这篇内容都能让你对I2C有一个从理论到肌肉记忆的深刻理解。2. I2C协议核心机制深度拆解2.1 物理层与数据链路两线制下的秩序I2C总线只有两根线串行数据线SDA和串行时钟线SCL。这两根线都需要通过上拉电阻连接到正电源形成一个“线与”逻辑。这意味着任何设备都可以通过将线拉低来输出逻辑‘0’而释放总线输出高阻态时由上拉电阻将线拉至高电平‘1’。这种开漏输出结构是实现多主设备仲裁的基础。为什么是开漏输出这主要是为了安全与兼容。如果多个设备同时输出推挽结构一个直接驱动高一个直接驱动低会导致电源短路烧毁芯片。而开漏结构下大家只能拉低不能主动驱动高电平避免了冲突。当所有设备都释放总线时由上拉电阻提供一个确定的高电平。这个上拉电阻的取值很有讲究通常在1kΩ到10kΩ之间需要根据总线电容和通信速度计算。电阻太小电流大功耗高电阻太大上升沿太慢在高速模式下可能无法满足时序要求。2.2 通信的基本单元帧结构与“社交礼仪”一次完整的I2C通信就像一次标准化的对话遵循严格的流程。1. 起始条件S与停止条件P对话的开始与结束这是主设备独有的权力。当SCL线为高电平时SDA线从高到低的变化被定义为起始条件标志着一次传输的开始并唤醒所有从设备准备接收地址。反之当SCL为高时SDA从低到高的变化被定义为停止条件标志着传输终止总线恢复空闲。所有从设备在检测到停止条件后都会复位内部状态等待下一次起始条件。2. 地址帧呼叫特定的参会者起始条件后主设备会发送一个8位的地址帧。其中高7位是从设备的唯一地址很多芯片地址可通过硬件引脚配置最低位是读写方向位‘0’表示主设备要写数据给从设备‘1’表示主设备要从从设备读数据。总线上所有从设备都会在SCL的第9个时钟脉冲应答时钟之前将自己的7位地址与主设备发送的地址进行比较。匹配的那个从设备需要在第9个时钟周期将SDA线拉低作为应答信号。如果地址不匹配从设备必须保持SDA为高。3. 数据帧与应答每一次信息的确认地址帧之后就是一个个8位的数据帧传输。每个数据帧之后都紧跟着一个应答时钟周期。对于写操作主到从发送完8位数据后主设备会释放SDA线并在第9个时钟周期检测SDA如果从设备成功接收它会将SDA拉低应答ACK如果从设备因缓冲区满等原因无法接收则保持SDA为高非应答NACK。对于读操作从到主主设备在第9个时钟周期会发出一个应答信号拉低SDAACK表示“请继续发送下一个字节”释放SDANACK表示“这是最后一个字节谢谢可以结束了”。4. 重复起始条件Sr无缝切换对话模式这是I2C协议中一个非常巧妙的设计。它允许主设备在发送停止条件释放总线之前直接发起一个新的起始条件从而开始一次新的传输。这常用于复合操作比如先写从设备的内部寄存器地址然后不停止总线立即发起一次读操作来读取该地址的数据。这样做保证了在两次操作之间总线控制权没有释放给其他可能的主设备确保了原子性。在i.MX23的编程中这通过设置PRE_SEND_START和POST_SEND_STOP等控制位来实现。2.3 时钟同步与仲裁当多个“主席”抢话筒时I2C支持多主模式即总线上可以有多个能发起传输的设备。这就引入了两个关键问题时钟同步和总线仲裁。时钟同步所有主设备都通过开漏结构驱动SCL线。因此SCL线的低电平周期由输出最长低电平的主设备决定高电平周期则由输出最短高电平的主设备决定。这就像一个“木桶效应”最慢的设备决定了时钟的低电平宽度最快的设备决定了高电平宽度。i.MX23的硬件会自动处理这一点在检测到SCL被其他设备拉低时会进入等待状态。总线仲裁当两个主设备同时开始传输时它们会各自发送地址和数据。在SDA线上由于是“线与”只有当两个设备都输出‘1’释放总线时SDA才是‘1’。如果主设备A输出‘1’释放而主设备B输出‘0’拉低那么SDA线上实际看到的是‘0’。主设备A在输出‘1’的同时去检测SDA线发现是‘0’就知道有冲突自己输出了错误的值。这时主设备A会立即退出竞争转为从设备模式并监听赢得仲裁的主设备后续的传输。仲裁发生在SDA为高电平的位期间并且贯穿整个数据传输过程地址和数据都参与仲裁。这保证了不会丢失数据且优先级由地址和数据本身决定实际上可以理解为“低电平优先”。3. i.MX23 I2C控制器架构与寄存器精讲飞思卡尔的i.MX23应用处理器集成了一个高度可编程的I2C控制器它不仅仅是一个简单的比特流发生器而是一个带有DMA引擎和复杂状态机的智能外设。理解其寄存器是进行高效编程的关键。3.1 核心控制寄存器HW_I2C_CTRL0这个寄存器是I2C控制器的“大脑”几乎所有的操作模式都由它决定。// 示例配置控制器为主发送模式发送起始条件传输完成后发送停止条件传输3个字节 #define XFER_COUNT_3BYTES 0x0003 #define DIRECTION_TRANSMIT 0x00010000 // 第16位方向发送 #define MASTER_MODE_ENABLE 0x00020000 // 第17位主模式 #define PRE_SEND_START_EN 0x00080000 // 第19位发送前产生起始条件 #define POST_SEND_STOP_EN 0x00100000 // 第20位发送后产生停止条件 #define RUN_BIT 0x20000000 // 第29位启动传输 uint32_t ctrl0_value 0; ctrl0_value XFER_COUNT_3BYTES | DIRECTION_TRANSMIT | MASTER_MODE_ENABLE | PRE_SEND_START_EN | POST_SEND_STOP_EN; HW_I2C_CTRL0_WR(ctrl0_value); // 写入配置 // 注意必须先清除复位和时钟门控才能设置RUN HW_I2C_CTRL0_CLR(BM_I2C_CTRL0_SFTRST | BM_I2C_CTRL0_CLKGATE); HW_I2C_CTRL0_SET(RUN_BIT); // 启动传输关键位域详解SFTRST (位31) CLKGATE (位30)这是外设的“总开关”和“时钟开关”。一个至关重要的操作顺序是必须先配置好PinMux将芯片引脚功能切换到I2C再清除这两个位。如果顺序反了I2C控制器可能无法正确初始化时钟导致通信彻底失败。正确的顺序参考手册中的示例PinMux设置 - 清除SFTRST - 清除CLKGATE - 其他配置。RUN (位29)软件或DMA在配置好所有参数后将此位置1状态机开始工作。传输完成后硬件会自动清除此位。DIRECTION (位16)0为接收主设备读1为发送主设备写。这个方向是相对于主设备而言的。XFER_COUNT (位[15:0])本次传输的字节数。对于写操作它包含地址字节和所有数据字节。对于读操作它仅指待读取的数据字节数。该计数器会随着传输递减。3.2 时序配置寄存器HW_I2C_TIMING0/1/2I2C通信的速度标准模式100kbps快速模式400kbps高速模式3.4Mbps和信号质量由这三个寄存器精确控制。其核心原理是根据APBX总线时钟例如24MHz来分频产生符合I2C规范的SCL高低电平时间。计算时序参数以在24MHz的APBX时钟下配置400kHz快速模式为例。一个I2C时钟周期为 1 / 400kHz 2.5μs。SCL高电平时间 (HIGH_COUNT)通常略小于半个周期。手册示例为15个APBX时钟周期。15 / 24MHz 0.625μs。SCL低电平时间 (LOW_COUNT)通常略大于半个周期。手册示例为31个APBX时钟周期。31 / 24MHz ≈ 1.29μs。数据建立与保持时间XMIT_COUNT和RCV_COUNT用于微调数据SDA相对于时钟SCL边沿的变化和采样时刻以满足从设备苛刻的时序要求。XMIT_COUNT定义了SCL变低后主设备SDA数据可以改变需要等待的时钟数。RCV_COUNT定义了SCL变高后主设备采样SDA数据需要等待的时钟数。// 配置400kHz时序 (APBX CLK 24MHz) // HIGH_COUNT 15, RCV_COUNT 7 (手册示例值) HW_I2C_TIMING0_WR(BF_I2C_TIMING0_HIGH_COUNT(15) | BF_I2C_TIMING0_RCV_COUNT(7)); // LOW_COUNT 31, XMIT_COUNT 15 (手册示例值) HW_I2C_TIMING1_WR(BF_I2C_TIMING1_LOW_COUNT(31) | BF_I2C_TIMING1_XMIT_COUNT(15)); // BUS_FREE 和 LEADIN_COUNT 通常使用默认值或根据总线负载调整 HW_I2C_TIMING2_WR(BF_I2C_TIMING2_BUS_FREE(0x30) | BF_I2C_TIMING2_LEADIN_COUNT(0x30));注意这些值需要根据实际的主频和从设备的数据手册要求进行计算和调整。如果SCL波形用示波器测量发现畸变或从设备应答不稳定首要检查的就是这几个时序寄存器。3.3 中断与状态寄存器HW_I2C_CTRL1这个寄存器用于配置从设备地址、使能中断以及查询各种错误和完成状态。它是实现事件驱动型I2C驱动而非纯轮询的基础。关键功能从设备地址匹配当控制器工作在从模式时需要在此设置自身的7位从地址。中断使能可以分别使能多种中断如DATA_ENGINE_CMPLT_IRQ_ENDMA传输完成、NO_SLAVE_ACK_IRQ_EN从设备无应答、EARLY_TERM_IRQ_EN传输被提前终止等。使能后相应事件会触发中断CPU无需轮询RUN位。中断标志查询当事件发生时对应的中断标志位如DATA_ENGINE_CMPLT_IRQ会被硬件置1。在中断服务程序中必须通过向该位的“清除地址”写入1来手动清除标志位否则会持续产生中断。4. i.MX23 I2C编程实战从单字节到DMA批量传输理解了寄存器我们来看具体操作。i.MX23的I2C控制器支持两种主模式数据传输方式PIO编程输入输出模式和DMA直接内存访问模式。PIO模式适合极少量数据的传输CPU需要搬运每个字节。对于批量数据DMA模式能极大解放CPU。4.1 单字节写入操作PIO模式这是最简单的操作适合配置某个外设的单个寄存器。我们以向一个地址为0x50的EEPROM设备的0x0000地址写入一个字节数据0xAB为例。操作时序分解S: 起始条件。SADW: 发送从设备地址写位 (0x50 1 | 0 0xA0)。SAK: 等待从设备应答。SUB_H: 发送内存地址高字节 (0x00)。SAK: 等待应答。SUB_L: 发送内存地址低字节 (0x00)。SAK: 等待应答。DATA: 发送数据字节 (0xAB)。SAK: 等待应答。P: 停止条件。C语言代码实现int I2C_WriteByteToEEPROM(uint8_t slave_addr, uint16_t mem_addr, uint8_t data) { // 1. 确保I2C控制器已正确初始化PinMux, 时序 退出复位 // 假设 I2C_Init() 已完成这部分工作 // 2. 配置HW_I2C_CTRL0主模式、发送、传输4个字节地址W 地址高 地址低 数据、带起始和停止 uint32_t ctrl0_cfg BF_I2C_CTRL0_XFER_COUNT(4) | BF_I2C_CTRL0_DIRECTION(BV_I2C_CTRL0_DIRECTION__TRANSMIT) | BF_I2C_CTRL0_MASTER_MODE(BV_I2C_CTRL0_MASTER_MODE__MASTER) | BF_I2C_CTRL0_PRE_SEND_START(BV_I2C_CTRL0_PRE_SEND_START__SEND_START) | BF_I2C_CTRL0_POST_SEND_STOP(BV_I2C_CTRL0_POST_SEND_STOP__SEND_STOP) | BF_I2C_CTRL0_PIO_MODE(1); // 启用PIO模式 // 3. 准备数据到HW_I2C_DATA寄存器注意写入顺序 // HW_I2C_DATA是一个32位寄存器可以一次写入最多4个字节。写入顺序是Little-Endian。 // 我们需要写入 [字节0: 从机地址W] [字节1: 内存地址高] [字节2: 内存地址低] [字节3: 数据] uint32_t pio_data (slave_addr 1) 0xFE; // 地址字节最低位写为0 pio_data | ((mem_addr 8) 0xFF) 8; // 内存地址高字节 pio_data | (mem_addr 0xFF) 16; // 内存地址低字节 pio_data | (data 24); // 数据字节 HW_I2C_DATA_WR(pio_data); // 将4字节数据一次性写入DATA寄存器 HW_I2C_CTRL0_WR(ctrl0_cfg); // 写入控制寄存器此时传输还未开始 // 4. 清除可能的旧中断标志然后启动传输设置RUN位 HW_I2C_CTRL1_CLR(BM_I2C_CTRL1_NO_SLAVE_ACK_IRQ | BM_I2C_CTRL1_EARLY_TERM_IRQ); HW_I2C_CTRL0_SET(BM_I2C_CTRL0_RUN); // 5. 等待传输完成轮询RUN位或使用中断 while (HW_I2C_CTRL0_RD() BM_I2C_CTRL0_RUN) { // 可选加入超时机制防止死等 } // 6. 检查错误标志 if (HW_I2C_CTRL1_RD() BM_I2C_CTRL1_NO_SLAVE_ACK_IRQ) { // 从设备无应答可能是地址错误或设备不存在 return -1; } if (HW_I2C_CTRL1_RD() BM_I2C_CTRL1_EARLY_TERM_IRQ) { // 传输被提前终止 return -2; } // 7. 对于EEPROM写入后通常需要等待内部写周期完成几ms // 可以通过发送查询应答Polling Acknowledge或简单延时实现 delay_ms(5); // 示例延时具体时间查EEPROM手册 return 0; // 成功 }4.2 多字节DMA读取操作实战解析手册中给出的“从EEPROM读取256字节”的DMA示例非常经典它演示了如何利用DMA链式命令Chained Command执行一个复合的I2C事务先写子地址设置EEPROM内部指针然后发起读操作。我们把这个过程拆解清楚。操作目标从EEPROM设备地址0x50的0x1234地址开始连续读取256个字节到内存缓冲区data_buffer。时序流程主发送阶段写子地址:S - 0xA0 (SADW) - SAK - 0x12 (SUB_H) - SAK - 0x34 (SUB_L) - SAK注意此时不发送停止条件P而是发送一个重复起始条件Sr。主接收阶段读数据:Sr - 0xA1 (SADR) - SAK - DATA0 - MAK - DATA1 - MAK - ... - DATA254 - MAK - DATA255 -NMAK- P注意在读取最后一个字节后主设备发送非应答NMAK然后发送停止条件P。DMA命令链设计i.MX23的APBX-DMA引擎非常强大它允许我们将一系列操作包括I2C控制器的配置编排成“命令描述符”链DMA控制器会自动按顺序执行。示例中使用了三个DMA命令CMD1, CMD2, CMD3链接在一起。// DMA命令描述符结构简化理解 typedef struct dma_cmd { uint32_t next_cmd_addr; // 指向下一个命令描述符的指针0表示链结束 uint32_t cmd_word; // 命令字包含传输字节数、是否等待结束、是否链接等 uint32_t buffer_addr; // 数据缓冲区地址源地址或目的地址 uint32_t pio_word; // PIO模式要写入外设寄存器此处是HW_I2C_CTRL0的值 } dma_cmd_t; // 示例中的三个命令结合手册图25-9 // CMD1: 目的向I2C控制器“写”3个字节地址W子地址高子地址低并启动传输。 // - buffer_addr: 指向一个3字节的缓冲区 {0xA0, 0x12, 0x34} // - pio_word: 配置HW_I2C_CTRL0为主模式、发送、传输3字节、发送起始条件、**不发送停止条件、不保持时钟** // - cmd_word: 设置传输计数3命令为DMA_READ从内存读到外设启用链接CHAIN1 // - next_cmd_addr: 指向CMD2 // CMD2: 目的向I2C控制器“写”1个字节地址R并保持时钟低。 // - buffer_addr: 指向1字节缓冲区 {0xA1} // - pio_word: 配置HW_I2C_CTRL0为主模式、发送、传输1字节、发送起始条件即重复起始Sr、**保持时钟低** // - cmd_word: 传输计数1DMA_READ启用链接 // - next_cmd_addr: 指向CMD3 // CMD3: 目的从I2C控制器“读”256个字节数据到内存并结束传输。 // - buffer_addr: 指向准备好的256字节内存缓冲区 data_buffer // - pio_word: 配置HW_I2C_CTRL0为主模式、接收、传输256字节、发送停止条件 // - cmd_word: 传输计数256命令为DMA_WRITE从外设读到内存不链接CHAIN0 // - next_cmd_addr: 0代码逻辑梳理构建命令链在内存中准备好I2C_DMA_CMD1/2/3这三个命令描述符数组并按照上述逻辑设置好每个字段。初始化DMA通道将DMA通道的NXTCMDAR寄存器指向I2C_DMA_CMD1的地址。启动DMA递增该DMA通道的信号量INCREMENT_SEMA。等待完成轮询信号量变为0或者等待DMA完成中断。错误检查检查I2C控制器的状态寄存器HW_I2C_CTRL1是否有错误标志置位。实操心得DMA链式操作是i.MX23 I2C编程的精华也是难点。调试时务必先用逻辑分析仪抓取总线波形确保起始、重复起始、地址、数据、应答、停止等每个环节的时序都正确。如果DMA传输失败首先检查命令描述符中的next_cmd_addr、buffer_addr等指针值是否正确是物理地址还是虚拟地址取决于MMU配置其次检查XFER_COUNT是否与缓冲区数据大小严格匹配。一个字节的错误都可能导致整个链执行异常。5. 常见问题排查与调试技巧实录在实际项目中I2C通信出问题是家常便饭。下面是我踩过无数坑后总结的排查清单。5.1 通信完全无响应抓不到波形检查电源和上拉确保从设备已上电。用万用表测量SCL和SDA线在空闲时是否为高电平约VDD。如果为低可能有设备故障拉低了总线或者上拉电阻未连接/阻值过大。确认引脚复用这是i.MX23等SoC上最容易出错的一步。必须确保相关引脚如I2C0_SCL, I2C0_SDA的PinMux已正确配置为I2C功能并且要在清除I2C控制器的SFTRST之前完成。顺序错误是导致控制器无法输出时钟的常见原因。检查控制器初始化确认已执行HW_I2C_CTRL0_CLR(BM_I2C_CTRL0_SFTRST | BM_I2C_CTRL0_CLKGATE);。可以读取HW_I2C_CTRL0寄存器确认SFTRST和CLKGATE位已为0。检查从设备地址确认7位地址是否正确数据手册并注意左移一位后最低位是R/W位。用逻辑分析仪查看主设备发出的第一个字节是否与预期一致。5.2 从设备无应答NACK波形分析用逻辑分析仪或示波器查看第9个时钟周期应答位SDA线是否被从设备拉低。如果一直为高就是从设备NACK。地址错误重复检查从设备地址。许多传感器的7位地址会受硬件引脚如AD0电平影响。从设备忙对于EEPROM等存储器件完成一个写操作后需要几毫秒的内部写周期时间t~WR~。在此期间发送命令它会NACK。解决方法是在写命令后延时或使用应答查询发送起始条件设备地址直到收到ACK为止。时序不满足从设备对SCL/SDA的建立时间t~SU;DAT~和保持时间t~HD;DAT~有要求。如果主设备时钟太快或时序配置XMIT_COUNT,RCV_COUNT不合理从设备可能无法正确识别数据。降低通信速率如从400kHz降到100kHz是快速判断是否为时序问题的方法。5.3 数据读写错误收到/发送的数据不对字节序问题在PIO模式向HW_I2C_DATA写多字节或DMA模式组织缓冲区时务必注意处理器的字节序Endianness。i.MX23是小端模式最低地址存放最低有效字节。DMA缓冲区溢出/不足XFER_COUNT必须与DMA命令中指定的传输字节数、以及实际缓冲区大小完全一致。多一个或少一个都会导致后续数据错位或访问非法内存。中断与轮询的竞争条件如果在中断服务程序或主循环中同时操作I2C控制器和相关的状态变量需要做好临界区保护如关中断防止状态机被意外打断。电源噪声在长距离或高噪声环境中I2C波形边沿可能变差。可以尝试减小上拉电阻以增加驱动能力但不要低于最小值或者在SCL/SDA线上串联小电阻如22Ω~100Ω来抑制振铃。5.4 i.MX23特定问题DMA命令链执行失败重点检查BM_I2C_CTRL0_RUN位是否在每个命令后正确启动。在链式命令中前一个命令的RUN位由硬件在传输完成后自动清除后一个命令的PIO写入操作会再次置起RUN位。如果链断了检查命令描述符的NEXTCMD_ADDR链接是否正确以及CMDWORDS和WAIT4ENDCMD等标志位配置。时钟保持HOLD CLOCK功能使用在复合操作如写地址后读数据中第一个命令末尾需要设置RETAIN_CLOCK来保持SCL为低以维持总线控制权直到第二个命令开始。示例中CMD2就使用了这个功能。如果忘记设置主设备可能在两个命令间释放总线被其他主设备抢占。软件复位流程手册特别强调进行软复位SFTRST时不要同时设置CLKGATE。正确的流程是先设置SFTRST等待复位完成再清除CLKGATE。错误的操作可能导致模块状态异常。