紫光盘古FPGA开发板入门与LED控制实践

1. 紫光盘古1K2K开发板初探作为一名FPGA开发工程师第一次拿到紫光盘古系列1K2K开发板时最吸引我的是它恰到好处的资源配比。这块开发板搭载了紫光同创的PGC1KG或PGC2KG系列FPGA芯片具体型号取决于版本板载资源包括核心FPGA芯片采用40nm工艺内置DSP模块和Block RAM存储资源1Mb~2Mb的嵌入式存储块这也是1K/2K命名的由来时钟系统板载50MHz晶振支持外部时钟输入基础外设8个用户LED、4个按键、6位数码管扩展接口标准的PMOD接口和高速串行接口提示虽然开发板标注1K/2K但实际逻辑单元(LE)数量约为1K~2K个这个命名方式与Xilinx的Artix-7系列不同需要注意区分。我特别欣赏这块板子对初学者的友好设计所有IO口都通过排针引出且标注了对应的Bank电压3.3V或2.5V。LED电路采用经典的共阳极设计每个LED串联220Ω限流电阻直接连接到FPGA的IO口。这意味着我们只需要在Verilog代码中输出低电平就能点亮LED。2. 开发环境搭建实战2.1 软件工具链准备紫光FPGA需要使用PDSPango Design Suite开发环境目前最新版本是PDS 2022.3。安装过程有几个关键点需要注意许可证配置首次安装需要申请教育版或评估版License驱动安装务必安装USB-JTAG驱动位于安装目录的/drivers文件夹工程模板建议从紫光官网下载盘古开发板的示例工程# 在Linux下安装USB驱动示例 sudo cp /opt/Pango/PDS2022.3/drivers/60-pango-usb-blaster.rules /etc/udev/rules.d/ sudo udevadm control --reload2.2 硬件连接检查清单在开始编程前建议按以下步骤检查硬件连接使用Micro-USB线连接开发板的JTAG口注意不是UART口确认电源跳线设置为USB供电靠近USB口的Jumper短接1-2脚检查板载电源指示灯红色LED是否亮起用万用表测量IO Bank电压是否为3.3V测试点TP1常见问题如果PDS无法识别设备尝试更换USB线或检查Windows设备管理器中是否有未识别的USB设备。3. LED控制Verilog实现详解3.1 基础LED闪烁电路让我们从最简单的LED闪烁开始。新建Verilog文件led_blink.v核心代码如下module led_blink( input clk, // 50MHz时钟输入 output reg led // LED输出 ); reg [24:0] counter; // 25位计数器 always (posedge clk) begin counter counter 1; if(counter 25d25_000_000) begin // 0.5秒计时 led ~led; // LED状态翻转 counter 0; end end endmodule这段代码的工作原理利用50MHz时钟驱动25位计数器当计数器累加到25,000,000对应0.5秒时翻转LED状态产生周期为1秒的方波信号亮0.5秒灭0.5秒3.2 约束文件配置新建物理约束文件pangu.xdc指定时钟和LED引脚# 时钟引脚定义 set_property -dict {PACKAGE_PIN R7 IOSTANDARD LVCMOS33} [get_ports clk] # LED引脚定义以盘古1K为例 set_property -dict {PACKAGE_PIN M15 IOSTANDARD LVCMOS33} [get_ports led]3.3 进阶PWM调光控制要实现LED亮度调节可以采用PWM技术。以下是占空比可调的PWM模块module led_pwm( input clk, input [3:0] duty_cycle, // 16级亮度调节 output reg led ); reg [15:0] pwm_counter; always (posedge clk) begin pwm_counter pwm_counter 1; led (pwm_counter[15:12] duty_cycle); end endmodule这个设计的特点使用高4位作为PWM比较器duty_cycle输入范围0-15对应0%~100%亮度PWM频率约762Hz50MHz/2^16完全无闪烁感4. 实际开发中的经验技巧4.1 时序约束的重要性很多初学者会忽略时序约束导致实际硬件运行不稳定。对于LED控制虽然对时序要求不高但良好的习惯应该添加基本约束create_clock -period 20.000 -name clk [get_ports clk] set_input_jitter clk 0.54.2 按键消抖处理当需要按键控制LED时必须添加消抖逻辑。以下是经过实测的消抖模块module debounce( input clk, input button_in, output reg button_out ); reg [19:0] counter; reg button_sync; always (posedge clk) begin button_sync button_in; if(button_sync ^ button_out) begin counter counter 1; if(counter) button_out ~button_out; end else begin counter 0; end end这个消抖电路的特点20位计数器提供约21ms的消抖时间50MHz时钟采用同步器消除亚稳态边沿检测机制确保准确响应4.3 多LED控制策略当需要控制多个LED时建议采用以下两种方案之一方案一独立控制output reg [7:0] leds // 控制8个LED // 流水灯效果示例 always (posedge clk) begin if(counter 25d25_000_000) begin leds {leds[6:0], leds[7]}; // 循环左移 counter 0; end end方案二矩阵扫描适用于LED数量较多时如16个以上可以节省IO资源// 4x4矩阵示例 output reg [3:0] row; output reg [3:0] col; always (posedge clk) begin case(row) 4b1110: col 4b1101; // 第一行点亮第二个LED 4b1101: col 4b1011; // 第二行点亮第三个LED // ...其他行控制 default: col 4b1111; end row {row[2:0], row[3]}; // 行扫描 end5. 调试与问题排查指南5.1 LED不亮的排查步骤硬件检查确认开发板供电正常测量3.3V测试点检查LED是否损坏用3V电池直接测试确认限流电阻值正确应为220Ω±5%软件检查验证比特流文件是否成功下载检查约束文件中的引脚分配用SignalTap抓取LED信号波形5.2 时序违例的处理如果遇到时序违例警告可以尝试降低时钟频率如改为25MHz添加流水线寄存器优化组合逻辑路径// 优化前的长组合路径 always (*) begin result (a b) | (c d) | (e f); end // 优化后的流水线版本 always (posedge clk) begin stage1 a b; stage2 c d; stage3 e f; result stage1 | stage2 | stage3; end5.3 功耗优化技巧对于电池供电应用可以采取以下措施降低功耗降低工作频率满足需求即可不使用IO口时设置为高阻态采用时钟门控技术// 时钟门控示例 reg gated_clock; always (posedge clk) begin if(enable) gated_clock clk; else gated_clock 0; end通过这个LED控制实验我们不仅掌握了紫光盘古开发板的基本使用方法更深入理解了FPGA开发的全流程。从最初的简单闪烁到复杂的PWM调光每个阶段都蕴含着数字电路设计的核心思想。建议初学者在完成基础实验后尝试扩展以下功能按键控制LED亮度渐变通过UART指令控制LED模式实现呼吸灯效果PWM占空比正弦变化紫光FPGA虽然资源规模不大但完全能够胜任各种控制类应用的开发。它的优势在于完整的国产工具链和丰富的学习资源特别适合作为数字逻辑设计的入门平台。